

طراحی مدار مجتمع

دیجیتال

**VLSI**

- مراجع
- 1) Digital Integrates Circuits. A Design Perspective.  
J. Rabaey
  - 2) Introduction to VLSI Circuits and Systems  
J.P. Uyemura
  - 3) CMOS VLSI Design. A Circuits and Systems Perspective  
N. Weste and D. Harris
  - 4) Principles of CMOS VLSI Design  
N. Weste and K. Eshraghian

موضوعات بررسی شده در سیستمهای VLSI  
- تکنولوژی CMOS و NMOS  
- گیتهای منطقی و شبکههای منطقی  
- محاسبه تاخیر و تأثیر مدار  
- محاسبات توان مصرفی  
- طراحی مدارهای منطقی و شبکههای منطقی  
- مدارهای ترکیبی  
- طراحی مدارهای منطقی BiCMOS  
- حافظه در CMOS  
- مدارهای F10  
- طراحی مدارهای با مصرف توان کم

Subject:

VLSI

Year: ۹۲ Month: ۴ Date: ۲۸ (۲)

✓

پروژه درسی : طراحی مدار در سطح ترازیستور در حیطه از موضوعات فوق

الکترنیک طراحی و نرم افزار مدارگاری Razaghian @ azad.ac.ir

گزارش نهایی بصورت پرینت شده + CD حاوی مدارهای ساینس + ویرایشگر

- انتخاب موضوع تا ۱۵ آبان ۹۲

- زمان تحویل پروژه ۲۳ آبان ۹۲

Dynamic Logic  
Static Logic

- طراحی مدارهای مجتمع دیجیتال  
- طراحی مدارهای منطق دینامیک  
- طراحی مدارهای منطق استاتیک  
- جمع کننده با اکثریت یا بصورت ۳/۳  
- طراحی مدارهای دیجیتال با هدف که توان کم  
- طراحی مدارهای BiCMOS

سینه ساینس ← در صورت وجود اختلاف با مرجع ، ترجیح با جدول کردن  
اختلافها

تمرکز بر روی مدارهای مجتمع دیجیتال است

Sunwood

ویژگیهای مدارهای مجتمع

۱- قابلیت اطمینان بالا

۲- حجم و وزن کم

۳- توان مصرفی پایین

۴- هزینه اندک

سال	تکنولوژی	تعداد تقریبی ترانزیستور در هر تراشه	محدودات نوعی
۱۹۴۷	اختراع ترانزیستور	۱	دیود و ترانزیستور
۱۹۵۰	اجزای گسسته	۱	کیتها، منطق
۱۹۶۱	SSI	$< 10$	ساخته شده جمع شده
۱۹۶۴	MSI	۱۰ - ۱۰۰۰	ضرب شده میکرو پروسیسور
۱۹۷۱	LSI	۱۰۰۰ - ۲۰۰۰۰	میکرو پروسیسور ۴، ۱۶، ۳۲، ۶۴ بیت
۱۹۸۰	VLSI	$10^4 - 10^6$	پردازنده های کامپیوتر
۱۹۹۰	ULSI	$10^6 - 10^7$	کامپیوترهای شخصی
۲۰۰۰	G-SI	$> 10^7$	

عمولاً اگر تعداد ترانزیستور یک سیسٹم از ۱۰۰۰ باشد (VLSI نامیده می شود)

کریه های ترانزیستور علت اصلی پیروفت تکنولوژی می باشد.

ترانزیستور

کوچکترین مقدار که می توان ساخت با نام Min Feature معروف است  
eg.  $\phi. 18 \mu m$

قانون مور: تعداد ترانزیستور در هر ۱۸ ماه (تاکوسال) دو برابر می شود

به سبب اندازه، کل پایداری و فرکانس ترانزیستور تعیین می دهد، فقط اندازه نسبت

\* جایگزینی سیلیکون از بی سی سی (مسلک)

\* پایداری که در این سیلیکون مطرح می باشد - توان مصرف و سرعت می باشد

استیج ترانزیستور با BST شروع شد که که صفحات نازک (ناخن) (بجای آن)

$$I_c = I_b e^{V_{BE}/V_T}$$

در صورتیکه هم اینک از ترانزیستور یک MOS استفاده می شود  $I_D = \frac{\beta}{2} (V_{GS} - V_T)^2$


$$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \text{ (نامی استیج)}$$

که یک عنصر برقی دوم است

جایگزینی ترانزیستور یک MOS چیست؟

- اندازه کوچک
- توان مصرف پائین

تاخیر؟ کدام ترانزیستور که به لحاظ سرعت بالاتر هستند یعنی یک خازن را  
کدام سریعتر شارژ می کند؟



ج. BST چون نازک است -

برای استفاده از هر دو خاصیت از BJT و MOS استفاده می کنیم - تکنولوژی  
فضای کمتری  
استعمال می کند

- NMOS
- PMOS
- CMOS = NMOS + PMOS
- BiCMOS = BJT + CMOS

← تکنولوژی خاص CMOS: به دلیل توان مصرفی + تأخیر (سرعت) CMOS

\* چرا PMOS استفاده نمی کنیم؟  
چرا NMOS: دانش مرجع

- به سطوح و تنش منفی نیاز است.
- در N الکترونها حامل انرژی هستند و در P حفره که حامل انرژی هستند.
- سرعتی mobility الکترونها بیشتر است.
- صت کارایی سرعت بر حسب توان در تکنولوژی کم تر موجود
- CMOS توان مصرفی در سرعت متناسب است.

چرا از سیلیکون استفاده می کنیم؟ برای بهتر تر از بتورک

- ارزان و در دسترس است
- دانته فنی در مورد آن زیاد است. سازگاری خوبی با فرآیند تکنولوژی دارد.
- کاربرد گسترده خوبی دارد.

### \* فرآیند ساخت ترازیستور NMOS

- اکسیداسیون (نیز اکسید) ←  $SiO_2$  غالباً
- نفوذ Diffusion
- کاشت یون Ion Implantation
- لایه نشانی Deposition
- زهردن Etching

اکسیداسیون  
اکسید مایع خوب است (نیز ترنزیستور) و همچنین با خاص نفوذ بسیار کند.

صاف ← اکسید میدان (۱.۳۳μm) Field Oxide  
نازک

نفوذ (ساعتها)  
نفوذ با خاص در دما کمتر یا ۱۵۰۰ تا ۱۰۰۰ در مدت زمان طولانی

کاشت یون  
نفوذ در دما معمول و از طریق ایجاد میدان

دما اتاق  
- پرومات با خاص مشخص است. حرارت کم مقدار با خاص را کنترل نمرد


معمول تر نیاز به تجهیزات خاص دارد  
- عمق نفوذ زمان نسبت حدود ۰.۵mm

فرداردان یک لایه از یک فیلم بر روی سیلیکون <sup>خله</sup> بخار بخشایی **لایه نئسانی**


**زردون** در موقع لایه نئسانی باید کل سطح را بپوشانیم و برای برداشتن جانک خاص از زیر زردون استفاده می شود.

فایده لایه نئسانی و زردون توسط حلال توسط **فتر سترگرافی** انجام می شود و محل لایه و یا زردون توسط **Mask** انجام می شود.

\* **فتر زاست** : مسطح : تفاوت با ندر تغییر می کند. / منفرد :



ابتدا یک لایه ضخیم (۱۲۰۰nm) در کل سطح و غیره برشانییم و منطقه ای که نمی خواهیم ترانزیستور ساخته شود، توسط **فتر زاست** و **Mask** و نوردیم





- در مرحله بعدی **Self Aligned** گیت تراشه را می سازیم

در این مرحله یک لایه نازک اکسید می بینیم.

برای ساخت گیت بکار استفاده از فلز از **Poly Silicon** استفاده می کنیم.

احساس جامد  $\rightarrow$  آمورف ساخته می شود  
که کریستال ساخته می شود  
اگر جسم کریستال را بر روی یک لایه آمورف ساخته شود، ساختار کریستال  
در نقاط مختلف ساخته می شود که **Poly Silicon** بین این ساخته می شود  
که خاصیتایی شبیه فلز دارد و در مقابل حرارت مقاوم است.

- یک لایه **Photo Resist** و یک **Mask** قرار می دهیم، گیت

تراشه را می سازیم.

- در مرحله بعدی برای نفوذ ناخالصی نوع  $n$  با حفره زنی  $(n^+)$  بدون نیاز به **Mask**

(به علت وجود اکسید بر روی سطح دیگر) در کوره قرار می دهیم.

- در مرحله بعدی برای نازک کردن بچرخه های  $n^+$  نیاز است تا لایه مورد نظر را از فلز کاری

باز شود و بقیه جای آن بماند. بنابراین یک لایه اکسید می بینیم.

و یک **Mask** قرار می دهیم. - بچرخه های اتصال باز می شود **Sunwood**

در مرحله بعد یک فلز رسانا رگه منسود را با یک فنر استیت، Mask

و حلال، نقاط مورد نظر را اتصال رها می کند.

\* در ساخت مدار مجتمع تعداد ماسکها به جهت افزایش هزینه مهم است:

و همچنین کار و هزینه ساخت با تعداد ماسکها مشخص می شود

۱- تعیین ناحیه فعال تراشه

۲- تعیین گیت تراشه

۳- باز کردن پنجره های تراشه

۴- فلز گذاری

تا اینجا تراشه ساخته شده از نوع افزایشی بود.


برای ساخت تراشه های دیگر (وجود کانال نوع n در زمان ساخت)

باید در یک مرحله قبل از گیت باید از نوع نفوذ گیت یون و یک Mask

دیگر استفاده شود. تراشه های دیگر نیاز به یک Mask اضافه دارد.

۱:۵۸

در هنگام ساخت CMOS یا BiCMOS نکته است تعداد ماسکها بیشتر شود.



اثر  $V_{DS}$  بر قرار شود، چنان

از کانال عبور نمی کند. برای برقراری جریان

یک ولتاژ مثبت و درین قرار هم ولتاژ

منفی

طول کانال

عرض کانال

که ابتدا کانال تخلیه می شود و سپس مقدار الکتردها افزایش می یابد.


با افزایش  $V_{DS}$  مقدار نواح تراژتوریت ناخالص کانال به  $n$  تغییر می کند که  
یعنی دارایی اتفاق افتاده (Inversion). کانال از  $p$  به  $n$  تبدیل شده است.

به وقت های که در آن و این ویژگی اتفاق می افتد. و تمام آستانه یا  $V_T$  گویند  
بنابراین برابر اینکه کانال در تراژتوریت تشکیل شود باید در شرط  $V_{DS} > V_T$  صدق کند.

(در PMOS و نواح منفی می شود)

مشخصه و مشخصه جریان برای MOS هم برای  $V_{GS} - I_G$  و هم برای  $V_{DS} - I_D$  است  
وجود داشته باشد. که به علت وجود عین در گیت، و جریان  $G$  می توانست

بنابراین مشخصه  $V_{DS} - I_D$  فقط وجود خواهد داشت (به شرط وجود کانال)



حالت غیر اشباع (تراژتوریت)

ظرفیت خازنی گیت  
 $Q = C \cdot V$   
و تمام موثری که نه آن اعمال می شود

ظرفیت خازنی گیت  
 $C = \epsilon_0 \epsilon_r \frac{A}{d_{ox}} \Rightarrow \frac{C}{A} = C_0 = \frac{\epsilon_0 \epsilon_r}{d_{ox}}$   
مساحت گیت

مربع مان گیت و ضخامت آن بستگی دارد  
ظرفیت خازنی گیت  
ضخامت اتم  
Sunwood

$$Q = \frac{\epsilon_0 \epsilon_r A}{d_{ox}} \left[ (V_{GS} - V_T) - \frac{V_{DS}}{2} \right]$$

نشان بده که چون پهنای کانال وجود ندارد

اثر و پهنای DS بر پهنای کانال  
 $V_D = V_{DS}$ ,  $V_S = 0$ ,  $V_G = \frac{V_{DS}}{2}$

جریان درین، بار که کشیده در زمان است:

$$I_D = \frac{Q}{t}$$

اگر بار که طول کانال را با سرعت ثابت  $v$  طی کند

$$L = v \cdot t \Rightarrow t = \frac{L}{v}$$

که سرعت  $v$  است

از طرف اثر میدان بر قرار شود  $e$  که سرعت  $v$  (در  $v$ ) که  $E$  با  $v$  رابطه دارد

یعنی سرعت متناسب با میدان است. قابلیت حرکت  $v = \mu_n \cdot E$

که سرعت


$$\Rightarrow t = \frac{L}{\mu_n E} \Rightarrow t = \frac{L^2}{\mu_n V_{DS}}$$

نشان بده که  $\frac{V_{DS}}{L} = \text{میدان } E$  است

$$\Rightarrow I_D = \frac{Q}{t} = \mu_n \cdot \frac{\epsilon_0 \epsilon_r A}{d_{ox} \cdot L^2} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

$$\Rightarrow I_D = \mu_n \cdot C_{ox} \cdot \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

در حالتی که  $V_{GS}$  ثابت است



در محدوده خطی زیر خواهد بود:

مقادیر  $I_D$  را می توانیم از نمودار زیر بدست می آوریم:

$\frac{\partial I_D}{\partial V_{DS}} = 0 \Rightarrow \frac{K_n}{2} C_{ox} \frac{W}{L} [(V_{GS} - V_T) - V_{DS}] = 0 \quad \beta_n = K_n \cdot \frac{W}{L}$

$\Rightarrow V_{DS} = V_{GS} - V_T$  ,  $I_D = \beta_n \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$


کارمایه  $I_D$  به انرژیم تطابق می یابد و رابطه جریان

در حالت ترانزیستور:

$V_{GS} \geq V_T$  ,  $V_{DS} < V_{GS} - V_T$

با افزایش  $V_{DS}$  مقدار ناهمبختگیه افزایش می یابد و عمده کانال از بین

می رود. و جریان افزایش می یابد و شکل نمودار بصورت زیر خواهد بود:



برای به دست آوردن جریان  $I_D$  در حالت اشباع ، در رابطه فوق مقدار

$V_{DS} = V_{GS} - V_T$  قرار می دهیم:

$$\Rightarrow I_D = \frac{K_n}{2} C_{ox} \frac{W}{L} (V_{GS} - V_T)^2$$

$$= \frac{K_n}{2} \cdot \frac{W}{L} (V_{GS} - V_T)^2 \Rightarrow \boxed{I_D = \frac{\beta_n}{2} (V_{GS} - V_T)^2}$$

$\beta_n = K_n \cdot \frac{W}{L}$  جریان حالت اشباع

بهر این شرط ارتجاع:

$V_{GS} \geq V_T$  و  $V_{DS} \geq V_{GS} - V_T$

تاریخ ثبت: ۰۵۲۵ ۰۹۱۲۲۴۲

۹۰، ۷، ۴

در حالت قطع

$V_{GS} < V_T$

سورن باید

اثر لیند: اگر  $V_{SB} \neq 0$  اثری ایجاد می شود که به اثر لیند معروف است که باعث افزایش مقدار  $V_T$  خواهد شد. برای:


$V_T = V_{T0} + \gamma (\sqrt{|2\phi_F| + V_{SB}}) - \sqrt{|2\phi_F|}$   
 ← فریب اثر لیند  $\approx 0.6$

شیب منفی در ناحیه ارتجاع: (اثر مدولاسیون کانال)

یعنی تغییر جریان  $I_D$  با  $V_{DS}$  متناسب است. که به شکل زیر در رابطه جریان

مشاهده می شود:

$I_D = \frac{k_n'}{2} \cdot \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$



Sunwood

فریب مدولاسیون کانال

$0.005 \leq \lambda \leq 0.02$

بدنه تکنولوژی تعیین کننده

نمونه های ترانزیستور  
 در مدارات دیجیتال



ترانزیستور بعنوان کلید

۱۱ ۱۰ ۱۱ ۱۰

به علت مقدار کم  $\lambda$  ، در حالت DC ضریب اهمیت ندارد و در نظر نمی گیریم

در حالت AC مقدار  $\lambda$  در محاسبه تقاربت مدار معادل کاربرد دارد. همچنین هنگامی

که تغییرات  $I_D$  نسبت به دین آگار مورد بررسی قرار می گیرد، اهمیت بسیار کم است.

$$g_m = \frac{\partial I_D}{\partial V_{GS}} = k_n \frac{W}{L} (V_{GS} - V_T) = \beta_n (V_{GS} - V_T) = \beta_n \left( \sqrt{2 \frac{I_D}{\beta_n}} \right)$$

تغییرات جریان خروجی به دین آگار مورد بررسی = هدایت  $\rightarrow g_m = \sqrt{2 \beta_n I_D}$

$$g_{ds} = \frac{1}{r_{ds}} = \frac{\partial I_D}{\partial V_{DS}} = \lambda \cdot \frac{k_n}{2} \cdot \frac{W}{L} (V_{GS} - V_T)^2 \approx \lambda \cdot I_D$$

تغییرات جریان خروجی به دین آگار خروجی  $\approx I_D$

یعنی  $\lambda$  فقط در حالتی که می خواهیم مقاومت ترانزیستور را به نسبت اوریج استفاده

خواهیم کرد و هدف از دادن مقدار  $\lambda$  برابر محاسبه جریان  $I_D$  نسبت و


هنگامی که می خواهیم از مدل AC ترانزیستور استفاده کنیم ، مقدار  $\lambda$  را در رابط

بالا گذاشته ، مقدار  $r_{ds}$  را حساب می کنیم

از این به بعد مدار کمر رکتیالی که با کمک ترانزیستور ساخته می شود شامل


کنتراکتور دیگر مدارات رکتیالی مورد بررسی قرار می گیرند

ترانزیستور عبور کننده : *بخش از ترانزیستور*



استفاده از ترانزیستور عبور کننده است که یا از NMOS یا PMOS استفاده می شود

شکل مدار مورد استفاده از یک ترانزیستور عبور کننده است :



یعنی یک ولتاژ  $V_{DD}$  بر کنترل کننده یک / کنترل کننده  
ولتاژ ورودی  $V_{in}$  و یک خازن که مقدار سطح ولتاژ آنرا اندازه  
می گیریم. ورودی در سطح منطقی یا 1 است یا 0

در ابتدا ورودی را  $V_{DD}$  می گذاریم و کنترل کننده را هم  $V_{DD}$  وصل می کنیم و خروجی می گیریم

چون از ترانزیستور عبور کننده تا خازن شارژ می شود و ولتاژ خروجی تا  $V_{omax}$

بنام می رود :  $V_{in} = V_{DD}$  ,  $V_{omax} = V_{DD} - V_T$

اینرا اگر از این مقدار بیشتر شود، ترانزیستور خاموش می شود - زیرا :


میگردد یعنی ترانزیستور عبور کننده  $V_{GS} > V_T$  و  $V_{GS} = V_{DD} - V_o$

$V_{DD} - V_T$  در منطق به عنوان "یک" ضعیف شناخته می شود. پس یعنی NMOS ،

"یک" را خوب منتقل نمی کند. (ترانزیستور عبور کننده NMOS)

Sunwood pass transistor





حال فرض می‌کنیم جریان شارژ شده باشد و ورودی را تغییر دهیم به صفر.

اگر ورودی را صفر کنیم، جهت جریان برعکس شده و خازن دشارژ می‌شود (البته در صورتیکه گیت ترانزیستور به  $V_{DD}$  متصل شود). در اینصورت جهت D و D

جایگزین شود، ترانزیستور روشن می‌شود، خازن دشارژ می‌شود

$V_{in} = \phi$


$V_{omih} = \phi$

برای  $V_{GS}$  ثابت است  $V_{DD} - V_{in} = \phi$  و ترانزیستور همیشه روشن است

یعنی "صفر" را خوب منتقل می‌کند (NMOS) که وقت بار دین در حال تغییر است.

برای ترانزیستور PMOS، بار کمترین باید داشته باشد و شارژ صفر نگذاریم در شکل مدار

لحدهت زیر خواهد بود:




با فرض کنترل صفر، ارتباط برابر ورودی یک و صفر

منتظر بدست می‌آوریم:

$V_{in} = V_{DD} \rightarrow T_{ON} \rightarrow \text{خازن C} \rightarrow V_{omax} = V_{DD}$

$V_{GS} = -V_{DD}$

یعنی ترانزیستور PMOS "یک" را خوب منتقل می‌کند



حال اگر ورودی را صفر کنیم و فرض کنیم عازن تا  $V_{DD}$  شارژ شده باشد:

$V_{in} = 0 \rightarrow T_{ION} \rightarrow$  عازن در شارژ  $\rightarrow V_{omh} = 0 + |V_{tp}|$


یعنی ترانزیستور PMOS "صفر" را خوب بسطل نمی‌کند. زیرا اگر نخواهد از این

مقدار کمتر شود، ترانزیستور خاموش می‌شود. چون در PMOS جریان از S به D

است و کمتر شدن  $V_o$  از مقدار بالا باعث کم شدن  $V_{GS}$  از مقدار  $V_{GS}$  می‌شود.

استفاده از ترانزیستور در گیت‌های منطقی،  $not \leftarrow$

ساده‌ترین مدار گیت منطقی مدار Inverter است.



اینفوتر با بار مقاومتی

تا  $V_{GS} < V_{th}$  ترانزیستور خاموش است.

$V_{in} < V_{th} \Rightarrow M: off \rightarrow V_o = V_{DD}$

حالت از طریق R شارژ می‌شود.


$V_{in} \geq V_{th} \rightarrow M: on \rightarrow V_o = V_{DD} \cdot \frac{R_{ch}}{R + R_{ch}}$

Sunwood

گیت‌های منطقی

عازن (شارژ) می‌شود، شارژ R،  $R_{ch}$

R گیت



باتوجه به این درنگه طراحی در این مدار

وجود خواهد داشت ① مقدار R ②

اندازه ترانزیستور ( $R_{ch}$ )

معمولاً خروجی این مدار فرض می‌شود که به ورودی یک مدار مشابه وصل می‌شود و در این صورت آن نیز از خروجی یک مدار مشابه گرفته می‌شود. در حالت High این خروجی

و مقدار مقادیر باید مقدار باشد که ترانزیستور طبقه (مدار) بعد در حالت ورودی

حدوداً  $0.2V_{DD}$

صفر حاصل می‌شود یعنی:

$$V_{OL} < V_{Tn} \Rightarrow V_{DD} \cdot \frac{R_{ch}}{R + R_{ch}} < V_{Tn}$$

$$\Rightarrow V_{DD} \cdot \frac{R_{ch}}{R + R_{ch}} < 0.2 V_{DD} \Rightarrow R_{ch} < 0.2 R + 0.2 R_{ch}$$

$$\Rightarrow R > 4 R_{ch} \Rightarrow \boxed{\frac{R}{R_{ch}} > 4}$$

35:00

- بزرگ کردن R باعث افزایش فضای انتقال سیگنال می‌شود. (چون برای ساخت R از لایه‌ها موجود استفاده می‌شود)

- اختلاف R با  $R_{ch}$  در حالت شارژ و در شارژ خازن زمانها متفاوت (از طریق R) (از طریق  $R_{ch}$ ) خواهد بود

- اگر R ثابت بگیریم،  $R_{ch}$  را کوچک در نظر بگیریم ← هدایت ترانزیستور

Sunwood

باید بالاتر برود ← یعنی جریان بیشتر شود ←

در رابطه با منابع، اگر میخواهیم هدایت بیشتر سرد طبق فرمول مایه  $\frac{W}{L}$  بالاتر برود

یعنی جریان  $\rightarrow$  تسری سرد

$$I_D = \frac{k_n}{2} \cdot \left(\frac{W}{L}\right) (V_{GS} - V_T)^2$$

که با رابطه بالا باعث افزایش اندازه ترانزیستور دارد  $\leftarrow$  افزایش سطح اتصال

از طرفی در صورت کاهش R طبق رابطه بالا، باعث افزایش توان سرد،  $\leftarrow$  توان مصرفی

$$P_R = \frac{(V_{DD} - V_{OL})^2}{R}$$

$\leftarrow$  در حالتی که خروجی low سرد:  $\leftarrow$


\* برای کوچک کردن فضای اتصال با بستی بجای R یک عنصر دیگر بگذاریم که علاوه بر

اینکه فضای کمی اشغال کند، رفتاری شبیه مقاومت از خود نشان دهد.

بنابراین باید به گونه ای باشد که به محض افزایش ولتاژ در خروجی، جریان شروع به

افزایش کند. ترانزیستور NMOS افزایشی نیاز به  $V_T$  دارند تا روشن شوند و

جریان عبور دهند. برای حل این مشکل از ترانزیستور تک مرحله ای استفاده می کنیم.



\* اینترتر با بار تک مرحله ای (NMOS)

در ترانزیستور تک مرحله ای امکان از قبیل وجود داره، به محض

اعمال ولتاژ، مدتی سرد (وقتی  $V_{GS} < V_T$  آن صفر یا نزدیک


$$V_{in} < V_{Tn} \rightarrow M_1 : \text{off} \rightarrow V_o = V_{DD}$$

سود بوی می بوی

Sunwood جریان از طریق  $M_2$  خارج می شود

و تا آنکه ترانزیستور تکثیر منفی است و در وقتی  $V_{DS} = V_{GS}$  ترانزیستور  
 روشن خواهد بود و جریان وجود دارد.  $\leftarrow$  انتخاب اتصال  $S, G, D$  بهم

فرض بر این است که  $V_{in} \geq V_{Tn} \rightarrow M_1: ON, M_2: ON \rightarrow$  هر دو ترانزیستور روشن است  
 حال باید معادله ترانزیستور را به هم برسانیم



انتخاب کنیم که سطح  $V_{th}$  خودی داشته باشیم

و تا آنکه  $V_{th} = \frac{V_{DD}}{2}$  باشد

یک  $V_{th}$  برابر با اهمیت دارد که هنگامی است که  $V_o = V_{in}$

ترتیب در رسم  $V_{th} = \frac{V_{DD}}{2}$  باشد

$V_o = V_{in} \rightarrow M_1: ON, M_2: ON$

$I_{D1} = I_{D2}$

وی ترانزیستور هر کدام در صراحتی هستند؟

$M_1: sat, M_2: sat$

چرا؟

$V_{DS} = V_{in}, V_{GS} = V_{in} \rightarrow \overline{V_{DS}} \geq \overline{V_{GS}} - V_T \rightarrow M_1: sat$

$V_{DS} = V_{DD} - \frac{V_{th}}{2}, V_{GS} = V_{in} \rightarrow \overline{V_{DS}} \geq \overline{V_{GS}} - V_T \rightarrow M_2: sat$   
 Sunwood  $\frac{V_{DD}}{2}$

$$\rightarrow I_{D1} (sat) = I_{D2} (sat)$$

$$\rightarrow \frac{K_n}{2} \left(\frac{W}{L}\right)_{p,d} (V_{th} - V_{Tn})^2 = \frac{K_n}{2} \left(\frac{W}{L}\right)_{p,u} (-V_{Tdep})^2$$

pull down

pull up

پول داون

چون  $\frac{W}{L}$  و  $V_{th}$  و  $V_{Tdep}$  نسبت به  $L$  و  $W$  است، در نظر داریم

$$Z_{p,u} = \frac{L_{p,u}}{W_{p,u}} \quad , \quad Z_{p,d} = \frac{L_{p,d}}{W_{p,d}}$$

بیا برابری:

$$V_{th} = V_{inv} = V_{Tn} - \frac{V_{Tdep}}{\sqrt{Z_{p,u}/Z_{p,d}}}$$

از طرفی فرض کنیم:

$$V_{Tn} = 0.2 V_{DD}$$


فرض کنیم:

$$V_{Tdep} = -0.6 V_{DD}$$

در خواص و نتایج آستانه منقطع نصف  $V_{DD}$  است:

$$V_{th} = V_{inv} = 0.5 V_{DD}$$

$$\rightarrow 0.5 V_{DD} = 0.2 V_{DD} - \frac{-0.6 V_{DD}}{\sqrt{\frac{Z_{p,u}}{Z_{p,d}}}} \rightarrow \frac{Z_{p,u}}{Z_{p,d}} = 4$$



- با اضافه شدن تمپراتر لیتو تکنیکها در یک مرحله برآورد ساخت و یک Mask

اصافه شدن - بنابراین هزینه ساخت مدار بالاتر می رود.

- خروجی تا  $V_{DD}$  در ترانزستور بالایی می رود در این مدار زمین

- Sub که به پایه های ترانزستور وصل می کنیم. پس در  $M_1$  چون B و S


هم متصل است اثر بهینه ندارد ولی در  $M_2$ ، S و B هم متصل است پس اثر بهینه دارد.   
 (این توضیح گفته)

- برعکس که خروجی صفر است، یعنی ورودی یک است یک جواب داریم

از آن می گذرد. پس تلفات دارد. تلفات استیک زیاد در حالتی که ورودی

یک منظره باشد، وجود دارد. راه دیگر استفاده از NMOS افزایشی است

بار اشیاع  $\rightarrow$  عنوان مقایسه می باشد   
 \* اینفو تر با بار اشیاع:




چون G به D در  $M_2$  متصل است همیشه

ترانزستور  $M_2$  در اشیاع است.

$V_{in} < V_{T1} \rightarrow M_1: off \rightarrow V_o = V_{DD} - V_T$    
 عنوان از طریق  $M_2$  شارژ می شود

Sunwood زیرا اگر  $V_G$  از  $V_T$  کمتر شود ترانزستور خاموش می شود

نسبت  
 $M_2$  اثر بدنه دارد چون هم از نیتروژن  $NMOS$  هستند  $S$  با  $B$  هم تبادل  
 - اگر عرض منور شود، همچنان یک جریان دائم از ترانزیستور میگذرد که  
 از  $V_{DD}$  کثیف میسرود.



از طرفی "یک خوب در عرض میاریم. و از  
 $V_{DD}$  کمتر میسرود، چگونه عرض را به  $V_{DD}$  برسانیم؟

برای رسیدن عرض به  $V_{DD}$ ، گیت ترانزیستور  $M_2$  را با یک شبکه و دیگر باید کشیم  
 که مقدار آن  $V_{DD} + V_{Tn}$  تا عرض به  $V_{DD}$  خواهد رسید.


انتقال در منبع تغذیه خواهیم داشت: که مقرون به مزه نسبت

یعنی Trade off همیشه وجود دارد.

حال برای مقایسه، یک مدار دیگر با ترکیب  $NMOS$  و  $PMOS$  در نظر  
 میگیریم که اسپیتر  $CMOS$  نام دارد.



\* انورتر CMOS :



ملاحظات

NMOS:  $V_t > 0$  ,  $V_{GS} \geq V_t \rightarrow ON$

PMOS:  $V_t < 0$  ,  $V_{GS} \leq V_t \rightarrow ON$

فرض  $V_{DD} = 5V$

$V_{in} = 4V \rightarrow M_1: off, M_2: on$


$V_{GS1} = 0, V_{GS2} < V_t$

$V_{in} = 2V \rightarrow M_1: on, M_2: on$

$V_{GS1} > V_t, V_{GS2} < V_t$

$V_{in} = 5V \rightarrow M_1: on, M_2: off$

$V_{GS1} > V_t, V_{GS2} = 0$



در  $V_{in} = 4V$  ، خازن از طریق  $M_2$  شارژ می‌شود و چون تغییر در  $D$  کمتری است

$M_2$  است، تا  $V_{DD}$  شارژ می‌شود چون  $V_{GS} > V_t$  است، از  $V_t$  کمتر است

در  $V_{in} = 5V$  ، خازن از طریق  $M_1$  و شارژ می‌شود و تا  $V_{GS1}$  می‌رسد چون  $D$

و  $V_{GS2}$  ثابت است، از  $V_t$  بیشتر است و تا  $V_{GS1}$  می‌رسد

برای مدار تغییرات از صفر تا  $V_{DD}$  است، Rail to Rail Sunwood

اگر  $M_1$  "صن" باشد ،  $M_1$  ضعیفتر است .

اگر  $M_2$  "یک" باشد ،  $M_2$  ضعیفتر است .

بنابراین در حالت استیک یعنی "صن" داریم یا "یک" داریم جریان

متعلق از  $V_{DD}$  به زمین عبور نمی کند ، توان کم است .

فقط در حالت دیاسیک ، در هنگام تغییر هر دو ریگ هستند ، و می توان داریم .

- در تراشه نمودگی NMOS ، بدنه را به زمین یا ترنیل میزنیم و در تراشه نمودگی

PMOS ، بدنه را به بالا ترنیل یا ترنیل میزنیم موجود متصل می کنیم .


بنابراین مشاهده می شود در  $M_1$  (NMOS) S ، B هم متصل است و در

$M_2$  (PMOS) تر S و B هم متصل است . بنابراین هیچکدام از آنها

آزادند ندارند .

یک سر محاسبات استیک به عنوان مشخصات استیک بار هر مدار انجام

می شود که برگرفته از تعریف جانبی تر است :



### حالت‌های نویز: Noise Margin

حداکثر و حداقل ورودی که می‌توان low در نظر گرفت و High در نظر نگریخت  $V_{IH}$  نام دارد

به دلیل مقدار قطع است خروجی صفر یا  $V_{DD}$  نیست و نتایج دیگری هم  
ترتیب  $V_{OL}$  ,  $V_{OH}$  خواهیم داشت.


یک حالت نویز برای High , low در نظر می‌گیریم.

$$NMH = V_{OH} - V_{IH}$$

$$NML = V_{IL} - V_{OL}$$

$$\rightarrow NM = \underbrace{V_{OH} - V_{IH}}_{NMH} + \underbrace{V_{IL} - V_{OL}}_{NML}$$

تک بار مانع بیرون NM می‌باشد:



صحت: زیرا می‌خواهیم خروجی "صفر" نزدیک به "صفر" نزدیک باشد  
باشد و خروجی "یک" به "یک" نزدیک باشد.

یعنی خروجی‌ها می‌تواند بدون دلیل بخواهند سطح و تمام را

تغییر دهند باید بزرگ باشد: یعنی نویز که دامنه زیاد دارد، مدار را بتواند

تغییر دهد و نه هر نویزی که باشد. حالت نویز بالا می‌رود


مهر خواهم NMOS سیر باشد. بنابراین باید منق را برابر منق قرار دهیم؟

$$\frac{\partial NM}{\partial V_{IL}} = 0 \Rightarrow \frac{\partial V_o}{\partial V_{IL}} + 1 = 0 \Rightarrow \boxed{\frac{\partial V_o}{\partial V_{IL}} = -1}$$

$V_{OH} = f(V_{IL})$  نقطه  $V_{OH}$  و  $V_{IL}$  نقطه در

$$\frac{\partial NM}{\partial V_{IH}} = 0 \Rightarrow -1 - \frac{\partial V_o}{\partial V_{IH}} = 0 \Rightarrow \boxed{\frac{\partial V_o}{\partial V_{IH}} = -1}$$

$V_{OL} = f(V_{IH})$  نقطه  $V_{OL}$  و  $V_{IH}$  نقطه در



اگر از روی نمودار بخوانیم:


نویس: و  $V_{OH}$  و  $V_{IL}$  برابر  $V_{OH}$  نسبت و  $V_{OL}$  و  $V_{IH}$  نسبت  
 مستطرا  $V_{IH}$  بر برابر  $V_{OL}$  نسبت. نویس  $V_{OL}$  که استباه نشود

حال مشخصات استاتیکی را برابر مدارات اینورتر معرفی شده فحاصه فرستیم:

مشخصات استاتیکی مدارات اینورتر:

۱- بار مقاومتی ۲- بار NMOS نخله ای ۳- CMOS

\* مدار اینورتر با بار مقاومتی: (محاسبات استاتیکی)



\*  $V_{OH} = ?$  }  $I_L = I_D \Rightarrow \frac{V_{DD} - V_{OH}}{R_L} = 0 \Rightarrow \boxed{V_{OH} = V_{DD}}$

$V_{in} = V_{OL}$  یعنی قطباً ترانزیستور را خاموش کرده است.

منظور  $V_{OL}$ ، مدار قبلی است.

\*  $V_{OL} = ?$  }  $I_L = I_D \Rightarrow \frac{V_{DD} - V_{OL}}{R_L} = \frac{\beta_n}{2} [2(V_{GS} - V_{Tn})V_{DS} - V_{DS}^2]$

$V_{in} = V_{OH} = V_{DD}$  ترانزیستور در ناحیه سatures است.

چون  $V_{DS} < V_{GS} - V_T$

از  $V_{DD}$  کمتر است زیرا خروجی منفرجه خواهد بود (مدار اینورتر است)

$\frac{V_{DD} - V_{OL}}{R_L} = \frac{\beta_n}{2} [2(V_{DD} - V_{Tn})V_{OL} - V_{OL}^2]$

$\Rightarrow \Rightarrow \Rightarrow \boxed{V_{OL} = V_{DD} - V_{Tn} + \frac{1}{\beta_n \cdot R_L} \pm \sqrt{(V_{DD} - V_{Tn} + \frac{1}{\beta_n R_L})^2 - \frac{2}{\beta_n R_L}}}$

اینس جواب، جواب مورد قبول است که بتواند گیت تمام (مدار معبر)

را خاموش کند یعنی:  $0 < V_{OL} < V_{Tn}$  هم مثبت باشد، هم از ولتاژ  $V_T$  کمتر باشد.

بررسی تازگی از  $V_{IL}$  بیشتر بستگی به خروجی هینداز  $V_{OL}$  دارد

\*  $V_{IL} = ?$

$I_L = I_D \Rightarrow \frac{V_{DD} - V_o}{R_L} = \frac{\beta_n}{2} (V_{in} - V_{Tn})^2$   
این مقدار با مقدار  $V_{OL}$  متفاوت است زیرا  $M$  در حال بودن است

$\Rightarrow \frac{-1}{R_L} \cdot \frac{\partial V_o}{\partial V_{in}} = \beta_n (V_{in} - V_{Tn})$   $\frac{\partial V_o}{\partial V_{in}} = -1$

$\Rightarrow V_{IL} = V_{Tn} + \frac{1}{\beta_n \cdot R_L}$

جابجایی می کنیم تا ما کمترین NM داشته باشیم

می توان در رابطه فوق قرار داد  $V_o$  ستاپ یا آنرا که برابر  $V_{OH}$  است را بدست آورد  
 $V_o(V_{in} = V_{IL}) = V_{DD} - \frac{1}{2\beta_n \cdot R_L}$

\*  $V_{IH} = ?$

$I_L = I_D \Rightarrow \frac{V_{DD} - V_o}{R_L} = \frac{\beta_n}{2} [2(V_{in} - V_{Tn})V_o - V_o^2]$

مشتق می گیریم و جابجایی می کنیم

$\Rightarrow \frac{-1}{R_L} \cdot \frac{\partial V_o}{\partial V_{in}} = \frac{\beta_n}{2} [2V_o + 2(V_{in} - V_{Tn}) \cdot \frac{\partial V_o}{\partial V_{in}} - 2V_o \frac{\partial V_o}{\partial V_{in}}]$

$\Rightarrow V_{IH} = V_{Tn} + 2V_o - \frac{1}{\beta_n \cdot R_L}$

$V_{IH}$  را در رابطه  $\oplus$  می گذاریم. مقدار  $V_o$  بدست می آید و دوباره بر می گردانیم در رابطه آخر تا  $V_{IH}$  بدست آید.

$$\Rightarrow V_o (V_{ih} = V_{IH}) = \sqrt{\frac{2}{3} \frac{V_{DD}}{\beta_n \cdot R_L}}$$

$$\Rightarrow V_{IH} = V_{Tn} + 2 \sqrt{\frac{2}{3} \frac{V_{DD}}{\beta_n \cdot R_L} - \frac{1}{\beta_n \cdot R_L}}$$

\*  $V_{th} = ?$

$$I_L = I_D(\text{sat}) \Rightarrow \frac{V_{DD} - V_o}{R_L} = \frac{\beta_n}{2} (V_{ih} - V_{Tn})^2$$

وینا، اسی طرح کے معادلات سے  $V_{th} = V_o = V_{ih}$  کا تعلق ہے۔

$$V_{th} = V_{Tn} - \frac{1}{\beta_n \cdot R_L} \pm \sqrt{\left(V_{Tn} - \frac{1}{\beta_n \cdot R_L}\right)^2 + \frac{2V_{DD}}{\beta_n \cdot R_L} - V_{Tn}^2}$$

پارامیٹر  $\beta_n \cdot R_L$  کی مقدار،  $R_L$  کی مقدار،  $V_{DD}$  کی مقدار اور  $V_{Tn}$  کی مقدار پر منحصر ہے۔

یعنی  $\beta_n \cdot R_L$  کی مقدار زیادہ ہوگی،  $\beta_n = k_n \left(\frac{W}{L}\right)$  کی مقدار زیادہ ہوگی۔


مقدار حاصل ہے۔ بگنی داروں میں درج ذیل ہے:  $\beta_n \cdot R_L \rightarrow \infty$

$$\Rightarrow V_{OL} = \dots = \phi$$

$$\Rightarrow V_{th} = \dots \approx V_{Tn}$$

$$\Rightarrow V_{IL} = \dots \approx V_{Tn}$$

$$\Rightarrow V_{IH} = \dots \approx V_{Tn}$$



Sunwood

کیسے حالت ایچ ایل سے

Subject: VLSI

Year: 9C Month: V Date: ۵ / ۳۱

V

از مقدار  $V_{OH}$  و  $V_{IH}$  و  $NML$  و  $NMH$  حساب کنید.

$$NMH = V_{OH} - V_{IH}$$

$$NML = V_{IL} - V_{OL}$$

مثال: فرض کنید  $V_{DD} = 5V$ ,  $K_n = 20 \mu A/V^2$ ,  $V_{Tn} = 0.8V$ ,  $R_L = 200k\Omega$

$$\left(\frac{W}{L}\right) = 2, \quad NM = ?$$

$$V_{OH} = \dots = 5V$$

$$V_{OL} = \dots = \begin{cases} 0.147V \\ 8.5V \end{cases}$$

بزرگترین مقدار

$$V_{IL} = \dots = 0.925V$$

$$V_{IH} = \dots = 1.97V$$

$$NMH = \dots = 5 - 1.97 = 3.03V \rightarrow \text{بزرگترین مقدار}$$

$$NML = \dots = 0.925 - 0.147 = 0.78V \rightarrow \text{بزرگترین مقدار}$$


$$NM > \frac{V_{DD}}{4}$$

بزرگترین مقدار برای NM

Sunwood



\* مدار اینورتر با بار NMOS تک مرحله ای (مشخصات این است)



$V_{OH} = ?$

برابر محاسبه خروجی High و ورودی با بار Low است

$V_{in} = V_{OL}$

چون  $M_2$  اثر بند دارد یعنی داریم (یعنی ضرورت طبقه قبل)

$$V_{T2} = V_{T0} + \gamma (\sqrt{|2\phi_F| + V_{SB}} - \sqrt{|2\phi_F|})$$

تراز بندی

$V_{OL}$  زمانی OL خواهد بود که بتواند طبقه بعدی را خارج کند یعنی  $V_{OL}$  توانسته  $M_1$  را خاموش کند

یعنی  $V_{T2}$  ثابت یا حتی نمی ماند

$M_2$  در نهایت اثر ندارد قرار می گیرد

برای خروجی  $V_{OH}$  یعنی High است (البته برابر  $V_{DD}$  نیست در نزدیکی آن است)

$$I_{D2} = \frac{k_n'}{2} \cdot \frac{W}{L} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

$$= \frac{k_n'}{2} \cdot \frac{W}{L} [2(0 - V_{Tdep})(V_{DD} - V_o) - (V_{DD} - V_o)^2]$$

$M_1$  در حالت قطع است زیرا  $V_{in} = V_{OL}$  و  $V_{OH} = V_{DD}$

و  $V_{OL}$  یعنی ولتاژی که بتواند ترانزیستور طبقه بعدی را خاموش کند

پس  $I_{D1} = I_{D2}$  خواهد بود. از طرفی  $I_{D1} = I_{D2}$  بنابراین خواهیم داشت

$$V_{DD} - V_o = 0 \Rightarrow \boxed{V_{OH} = V_{DD}}$$

$$V_{OL} = ?$$

$$V_{in} = V_{OH} = V_{DD}$$

در قسمت قبل دیدیم که در حالت اول،  $V_{OH} = V_{DD}$  خواهد بود و چون  $V_{OH} = V_{DD}$  است، پس  $V_{in} = V_{OH} = V_{DD}$  است. در این حالت،  $M_1$  در حالت اشباع قرار می‌گیرد و  $V_{DS1} = V_{DD}$  خواهد بود. برای  $M_2$  نیز باید شرایط اشباع را بررسی کنیم.  $V_{DS2} \geq V_{GS2} - V_{T2}$  باید برقرار باشد. در حالت اول،  $V_{GS2} = V_{in} = V_{DD}$  است. اگر  $V_{DS2} < V_{DD} - V_{T2}$  باشد،  $M_2$  در حالت خطی قرار می‌گیرد و  $V_{OL}$  را باید از معادله خطی محاسبه کنیم. اگر  $V_{DS2} \geq V_{DD} - V_{T2}$  باشد،  $M_2$  در حالت اشباع قرار می‌گیرد و  $V_{OL} = V_{DD} - V_{T2}$  خواهد بود.

$$I_{D1}(Triod) = I_{D2}(sat)$$

$$\Rightarrow \frac{k_{n,d}}{2} \left(\frac{W}{L}\right)_d \left[ 2(V_{in} - V_{T1})V_{OL} - V_{OL}^2 \right] = \frac{k_{n,L}}{2} \left(\frac{W}{L}\right)_L (V_{DD} - V_{T2})^2$$

$$\Rightarrow V_{OL} = V_{DD} - V_{T2} - \sqrt{(V_{DD} - V_{T2})^2 - \frac{k_{n,L} \left(\frac{W}{L}\right)_L}{k_{n,d} \left(\frac{W}{L}\right)_d} (V_{DD} - V_{T2})^2}$$


چون  $M_2$  در حالت اشباع قرار می‌گیرد، باید  $V_{DS2} \geq V_{GS2} - V_{T2}$  باشد. از رابطه  $V_{DS2} = V_{DD} - V_{OL}$  و  $V_{GS2} = V_{in} = V_{DD}$  داریم:

$$V_{DD} - V_{OL} \geq V_{DD} - V_{T2}$$

بعضی کمپوننت‌ها را شامل  $V_{th}$ ,  $V_{IH}$ ,  $V_{IL}$  قابل محاسب است و همچنین

تویط مدار که مختلف شامل بار اشیاع ... (لطفا عنوان تمرین)

\* اینورتر CMOS (مصححات استیک) CMOS Inverter:



در این مدار از هر دو ترانزیستور PMOS و NMOS استفاده می‌شود و

ترانزیستور NMOS مثبت و

$M1: V_{GS} > V_T$   
 $M2: V_{GS} < -V_T$

پارامترهای استیک مدار  $V_{OH}$ ,  $V_{OL}$ ,  $V_{IH}$ ,  $V_{IL}$ ,  $V_{th}$  و ...

اگر نشانه منطقی یعنی همانی که  $V_O = V_I$  است را در بیست می‌آوریم:

$V_{OH} = ?$

$V_{OH}$  زمانی بیست می‌آید که ورودی  $V_{OL}$  باشد:

$V_{IH} = V_{OL}$

$M2$  Triod  $\Rightarrow I_{D2} = \frac{k_p}{2} \left(\frac{W}{L}\right)_p \left[ 2(V_{in} - V_{DD} - V_{T_{qp}})(V_O - V_{DD}) - (V_O - V_{DD})^2 \right]$

حس ترانزیستور CMOS این است که اگر بهینه نباریم چون در

پایه‌ها هم وصل می‌شوند.

$M_1: \text{off} \Rightarrow I_{D1} = 0$

از طرفی  $I_{D2} = I_{D1}$  بنابراین خواهیم داشت:

$\Rightarrow V_{OH} = V_{DD}$

$V_{OL} = ?$

$V_{OL}$  زمانی بدست می آید که ورودی  $V_{OH}$  باشد:

$V_{ih} = V_{OH} = V_{DD}$  با توجه به کابوت فوق


$M_1: \text{Triode} \Rightarrow I_{D1} = \frac{k_1}{2} \cdot \left(\frac{W}{L}\right)_n \left[ 2(V_{ih} - V_{T_{on}})V_o - V_o^2 \right]$

$M_2: \text{off} \Rightarrow I_{D2} = 0$

از طرفی  $I_{D2} = I_{D1}$  بنابراین خواهیم داشت:  $V_{GS} = 0, V_{DS} > -V_{Tp}$

$\Rightarrow V_{OL} = 0$

$V_{IL} = ?$



$V_{IL}$  زمانی است که حد اکثر ولتاژ ورودی که

بتوان در نظر گرفت یعنی جایی که خروجی معنی دار است -1- گردد

هر دو ترانزیستور یک هستند و باید شیم در چه ناحیه قرار دارند. ورودی همچنان  
 و خروجی با یکدیگر خروجی هستند از  $V_{OH}$  اینگی کمتر شده است

در اینجا  $M_1$  در حالت اشباع،  $M_2$  در حالت تریود قرار دارد:

یعنی در  $M_1$ ،  $V_{DS} > V_{GS}$  است و ورودی تازه از  $V_{in}$  اینگی بزرگتر شده

است. و در  $M_2$  اشباع قرار است

$$I_{D1}(sat) = I_{D2}(Triod)$$

$$\Rightarrow \frac{k_n}{2} \left(\frac{w}{L}\right)_n (V_{in} - V_{T0n})^2 = \frac{k_p}{2} \left(\frac{w}{L}\right)_p \left[ 2(V_{in} - V_{DD} - V_{T0p})(V_0 - V_{DD}) - (V_0 - V_{DD})^2 \right] \quad (II)$$

$V_{IL}$  در جایی است که سبک می برابر ۱ خواهد شد. بنابراین اگر نسبت

$V_{in}$  می کنیم برابر ۱ قرار دهیم نسبت هر دو که در اینجا  $V_{in}$

تبر برابر  $V_{IL}$  خواهد بود:

$$\Rightarrow \frac{k_n}{2} \left(\frac{w}{L}\right)_n 2(V_{IL} - V_{T0n}) = \frac{k_p}{2} \left(\frac{w}{L}\right)_p \left[ 2(V_{IL} - V_{DD} - V_{T0p})(V_0 - V_{DD}) - (V_0 - V_{DD})^2 \right]$$


$$\Rightarrow V_{IL} = \frac{2V_0 + V_{T0p} - V_{DD} + \beta_R V_{T0n}}{1 + \beta_R} \quad (I), \quad \beta_R = \frac{k_n \left(\frac{w}{L}\right)_n}{k_p \left(\frac{w}{L}\right)_p}$$

Sunwood

Ratio

نہی کے لیے  $V_{IH}$  کی تعریف (II) کی ہے

$V_{IH} = ?$



$$I_{D1}(Triod) = I_{D2}(sat)$$

$$\Rightarrow \frac{K_n}{2} \left(\frac{W}{L}\right)_n \left[ 2(V_{IH} - V_{T0n})V_o - V_o^2 \right] = \frac{K_p}{2} \left(\frac{W}{L}\right)_p \left[ V_{IH} - V_{DD} - V_{T0p} \right]^2 \quad \text{(II)}$$

ایر ڈیفرینشل سے لے کر

$$\Rightarrow \frac{K_n}{2} \left(\frac{W}{L}\right)_n \left[ 2V_o + (V_{IH} - V_{T0n}) \frac{\partial V_o}{\partial V_{IH}} - 2V_o \cdot \frac{\partial V_o}{\partial V_{IH}} \right] = \frac{K_p}{2} \left(\frac{W}{L}\right)_p \cdot 2 \cdot (V_{IH} - V_{DD} - V_{T0p})$$

$$\Rightarrow V_{IH} = \frac{V_{DD} + V_{T0p} + \beta_R (2V_o + V_{T0n})}{1 + \beta_R} \quad \text{(I)}, \quad \beta_R = \frac{K_n \left(\frac{W}{L}\right)_n}{K_p \left(\frac{W}{L}\right)_p} = \frac{\beta_n}{\beta_p}$$

(II) کہ یہ شکل طے کرتی ہے کہ  $V_{IH}$  کی تعریف  $V_o$  سے ہے اور اس کی تعریف یہ ہے کہ  
 اصل تعریف  $V_{IH}$  کی ہے، یہی ہے کہ جس کی تعریف ہے

$V_{th} = ?$

ویدام آگتانه سوئچینگ

در اینجا  $V_0 = V_{in} = V_{th}$  است. و تکرار درین صورت که  $V_{in}$  و  $V_{out}$  یکسان  
خوردنشان برابر خواهد بود. بنابراین شرط اشیاع برقرار می شود.

$I_{D1}(sat) = I_{D2}(sat)$

$\Rightarrow \frac{k_n}{2} \cdot \left(\frac{w}{l}\right)_n (V_{th} - V_{ton})^2 = \frac{k_p}{2} \cdot \left(\frac{w}{l}\right)_p (V_{th} - V_{DD} - V_{top})^2$

$\Rightarrow V_{th} = V_{inv} = \frac{V_{ton} + \sqrt{\frac{1}{\beta_R} (V_{DD} + V_{top})}}{1 + \sqrt{\frac{1}{\beta_R}}}$  ;  $\beta_R = \frac{k_n \left(\frac{w}{l}\right)_n}{k_p \left(\frac{w}{l}\right)_p} = \frac{\beta_n}{\beta_p}$

العبارت را از صورت زیر بدست می آید:

$\beta_R = \frac{V_{DD} - V_{top} - V_{th}}{V_{th} - V_{ton}}$

اگر برای طراحی فقط یکبار مقدار  $\frac{V_{DD}}{2} = V_{th}$

(بطور ایده آل) می خواهیم  $V_{th}$  بین  $V_{DD}$  و  $V_{top}$  و در وسط آن قرار گیرد.

$\beta_R = \frac{0.5V_{DD} + V_{top}}{0.5V_{DD} - V_{ton}}$  ,  $V_{th} = \frac{V_{DD}}{2}$

تکرار شده با این:  $V_{ton} = -V_{top}$

$\beta_R = 1$

$$\rightarrow \frac{k_n \left(\frac{W}{L}\right)_n}{k_p \left(\frac{W}{L}\right)_p} = 1 \Rightarrow \frac{\left(\frac{W}{L}\right)_p}{\left(\frac{W}{L}\right)_n} = \frac{k_n}{k_p} \Rightarrow \frac{\left(\frac{W}{L}\right)_p}{\left(\frac{W}{L}\right)_n} = \frac{\mu_n C_{ox}}{\mu_p C_{ox}} = \frac{\mu_n}{\mu_p}$$

که با توجه به مقادیر عدد نوعی  $\mu_n$ ،  $\mu_p$  مقدار  $\frac{W}{L}$  را 2.5 در نظر میگیریم

$$\rightarrow \frac{\left(\frac{W}{L}\right)_p}{\left(\frac{W}{L}\right)_n} \approx 2.5 \Rightarrow \text{در این صورت روابط مساوی بودن  $V_{th}$  و  $V_{th}$  برای  $\frac{V_{DD}}{2}$  قرار گیرد}$$

$$V_{DD} = 5V, \beta_n = 100 \mu A/V^2, \beta_p = 50 \mu A/V^2$$

$$V_{T_{on}} = 1V, V_{T_{op}} = -1.5V$$

چون  $V_{th}$  برابر نیست مقدار  $V_{th}$  برای  $\frac{V_{DD}}{2}$  قرار نخواهد گرفت.

$$V_{OH} = V_{DD} = 5V$$

$$V_{OL} = 0 = 0V$$

$$V_{IL} = -1.5 + 0.67V_0 \Rightarrow \text{در II قرار دهم} \Rightarrow$$

$$0.279V_0^2 + 0.05V_0 - 6.25 = 0 \Rightarrow V_0 = \begin{cases} 4.64V \\ -4.82V \end{cases}$$

مقدار منفی قابل قبول نیست. زیرا در تئوری مقادیر خارج می شود.

در I قرار دهم

$$\rightarrow V_{IL} = 1.6V$$



→ I رابط →  $V_{IH} = 1.33V_0 + 1.83$

در رابط II قرار دهیم:

→  $4.32V_0^2 + 4.65V_0 - 1.67 = 0$  →  $V_0 = \frac{-4.65 \pm \sqrt{4.65^2 - 4 \cdot 4.32 \cdot (-1.67)}}{2 \cdot 4.32}$

منفره قابل قبول نیست

→ I رابط →  $V_{IH} = 2.2V$

→  $NMH = V_{OH} - V_{IH} = 5 - 2.2V = 2.8V > \frac{V_{DD}}{4}$

→  $NML = V_{OL} - V_{IL} = 1.6 - 0 = 1.6V > \frac{V_{DD}}{4}$

با مقایسه با اینوترتر با بار مقایسه، مشاهده می شود که معیارها نیز را برآورده

می کند.

$V_{TH} = 2.03V$

که چون  $V_{TH}$  کمی برابر نیستند، برابر مقدار  $\frac{V_{DD}}{2}$  می گیریم

پارامترهای  $t_{r}$  و  $t_{f}$  نیز برابر مدارهای اینوترتر محاسبه می شود.


در این مرحله باید بتوانیم پارامترهای  $t_{r}$  و  $t_{f}$  را برای هر مداری بدست آوریم

55100

### مستخرج کمر دیپلومی برای مدار اینووتر:

در پارامتر کمر دیپلومی، مستخرج کمر زمانی به دنبال تأخیر کمر زمانی می‌باشیم. بنابراین مقادیر خازن کمر مدار اهمیت پیدا می‌کند. زیرا در این حالت می‌خواهیم سیستم خازنهای مدار باید ثابت زمانی و ضریب ضریب سائز یا دسائز می‌شود. بنابراین نیاز داریم اثرات خازنی را در مدار بشنیم و چگونه در نظر گرفتن این اثرات بشنیم خازنهای مدار اینووتر را مشخص می‌کنیم.

از آنجائیکه در این قسمت کاربرد می‌باشد مدار اینووتر نداریم، فرض می‌کنیم طبقه بعدی است  
 بر فرض را متر به یک گیت سه‌سایه متصل می‌کنیم:



خازنهای توانی بیشتر شامل  $C_{gs}$ ،  $C_{gd}$ ،  $C_{db}$  و  $C_{sb}$  (ست) است.  
 ← خازن overlap

\* خازنهای  $C_{gs}$  و  $C_{gd}$  خازنهای فیزیکی است که در اثر نوزادها و کلسیونات نامیده می‌شوند

nt که موجود می‌آید ← به زیر آکسید و به سمت افقی ←  $poly/oxide/Si$  خازن


\* وقتی وینگر برقرار می شود، B به S متصل شود وینگر که گذاریم تا کانال وارونگی

وینگر D نسبت به B نسبت می شود، ناصح بگیم بوجود می آید که در B/S, B/D با

ایجاد خازنهای  $C_{sb}$ ,  $C_{db}$  در ورودی که خازنهای junction هستند و به وینگر

متعلق دارند  $V_{DS}$ ,  $V_{GS}$

یعنی اثر خازنی است:



- به شکل هندسی D, S بنگی دارد

- به وینگر D معکوس بنگی دارد

برای اتصال قسمتهای مدار:

\* عبور فلز مربوط به اتصال ترانزیستور از زیر آکسید ضخیم باعث ایجاد چلان


می شود: (فلز - آکسید - نیمه رسانا) که به نام خازن  $C_{int}$  نامیده می شود

\* خازن وینگر چلان وجود طبقه بعبر است. که کمترین آن  $C_{db}$  ترانزیستور

NMOS و PMOS خواهد بود

$$C_{in} = C_{gb,n} + C_{gb,p}$$

که اثر بزرگ بودن گیت نسبت به کانال می باشد.



میزان برای اطمینان از پوشیده شدن کل کانال توسط

گیت مقداری از اطراف میروی می کنند. یعنی گیت بر روی B قرار می گیرد


که پلی + اکسید + زیرین تشکیل خازن ها را می دهد.

اینکه که اگر خازن می اثر می برود در اثر ترکیبی زمانی می گذارد، ساده نسبت به این

برای ساده شدن محاسبات مشخصه های زمانی مدارها تا آنجا که می توانیم که در خروجی اثر

می گذارد را به عنوان خازن خروجی و  $C_L$  در نظر می گیریم و همه را با هم موازی

می کنیم. با این کار بدترین حالت ممکن را برای



اثرات خازن در نظر گرفته ایم. زیرا همه خازن ها که

با هم موازی هستند و اثر کلی آنها در خروجی ندارند:

$$C_L = C_{gd,n} + C_{db,n} + C_{gd,p} + C_{db,p} + C_{int} + C_{in} + C_{sb,n} + C_{sb,p}$$


اثر خازن ها  $C_{gd,n}$  و  $C_{gd,p}$  را در نظر گرفته ایم. زیرا این خازن ها به عنوان خازن خروجی

طبقه قبل در نظر گرفته شده است و در اینجا نیازی به اضافه شدن ندارد.


زمانهائی که می خواهیم محاسبه کنیم، هم زمانهائی می باشد.

**\* Propagation Delay**

زمان تاخیر انتشار



اگر ورودی را بصورت یک پالس بگیریم که سیگنال از طبقه قبل گرفته شده باشد، شکل موج خروجی بصورت زیر خواهد بود.




زمانی که طول می کشد تا از تغییر ورودی از H به L و خروجی تا 50% خود را کاهش یابد و tPHL زمانی که طول می کشد تا از تغییر ورودی از L به H و خروجی تا 50% خود را افزایش یابد.

$$t_p = \frac{t_{PHL} + t_{PLH}}{2}$$

زمانی که طول می کشد تا از تغییر ورودی از H به L و خروجی تا 50% خود را کاهش یابد و

$$V_{50\%} = 0.5 (V_{OH} + V_{OL})$$

tPLH زمانی که طول می کشد تا از تغییر ورودی از L به H و خروجی تا 50% خود را افزایش یابد



زمانی که طول می کشد تا از تغییر ورودی از H به L و خروجی تا 50% خود را افزایش یابد. زمان تاخیر انتشار کل گرفته می شود.

$$V_{10\%} = V_{OL} + 0.1 (V_{OH} - V_{OL})$$

زمانی که طول می کشد تا از تغییر ورودی از H به L و خروجی تا 10% خود را کاهش یابد

$$V_{90\%} = V_{OL} + 0.9 (V_{OH} - V_{OL})$$

زمانی که طول می کشد تا از تغییر ورودی از H به L و خروجی تا 90% خود را کاهش یابد

اگر شکل دودوم ایسه آل بناله و شیب دار باله. در اینصورت زمان تأخیر

ریشه از  $V_{50\%}$  دودوم تا  $V_{50\%}$  فردوم خواهد بود.

محاسبه مشخصه کمی دیسایکلوی اینورتر CMOS:

دوروم بر حسب زمانها در نظر خواهیم که شامل 1 تقریبی 1 دقیق می باشد

\* در این تقریب از این قانون استفاده می کنیم که جوابان


که  $\Delta t$  زمان مورد نظر می باشد  $I = C \cdot \frac{\Delta V}{\Delta t} \Rightarrow \Delta t = C \cdot \frac{\Delta V}{I}$

در صورتیکه بخواهیم  $t_{PHL}$  را حساب کنیم فرمول فوق بصورت زیر تغییر می کند:

$t_{PHL} = C_L \cdot \frac{\Delta V_{HL}}{I_{AV,HL}} = C_L \cdot \frac{V_{OH} - V_{50\%}}{I_{AV,HL}}$

برای محاسبه  $t_{PLH}$  نیز فرمول فوق بصورت زیر تغییر می کند:

$t_{PLH} = C_L \cdot \frac{\Delta V_{LH}}{I_{AV,LH}} = C_L \cdot \frac{V_{50\%} - V_{OL}}{I_{AV,LH}}$



است که از جمع جریانها مستطرا با دیتا رگی فوق تقسیم بر 2 بدست می آید:

$$I_{av,HL} = \frac{1}{2} \left[ I_c (V_{in} = V_{OH}, V_o = V_{OH}) + I_c (V_{in} = V_{OH}, V_o = V_{OH}) \right]$$

$$I_{av,LH} = \frac{1}{2} \left[ I_c (V_{in} = V_{OL}, V_o = V_{OL}) + I_c (V_{in} = V_{OL}, V_o = V_{OL}) \right]$$

$I_c = I_{Op} - I_{On}$  برای زمانهای rise و fall

همچنان از فرمول فوق استفاده کرد و بصورت زیر در نظر گرفت:

$$t_{fall} = t_{HL} = C_L \cdot \frac{\Delta V_{q0\% \rightarrow 10\%}}{I_{av, 90\% \rightarrow 10\%}} = C_L \cdot \frac{V_{q0\%} - V_{10\%}}{I_{av, 90\% \rightarrow 10\%}}$$

$$t_{rise} = t_{LH} = C_L \cdot \frac{\Delta V_{10\% \rightarrow 90\%}}{I_{av, 10\% \rightarrow 90\%}} = C_L \cdot \frac{V_{10\%} - V_{q0\%}}{I_{av, 10\% \rightarrow 90\%}}$$

برای جریان متوسط ترها متفاوت عمل می کنیم:

$$I_{av, 90\% \rightarrow 10\%} = \frac{1}{2} \left[ I_c (V_{in} = V_{OH}, V_o = V_{q0\%}) + I_c (V_{in} = V_{OH}, V_o = V_{10\%}) \right]$$

$$I_{av, 10\% \rightarrow 90\%} = \frac{1}{2} \left[ I_c (V_{in} = V_{OL}, V_o = V_{10\%}) + I_c (V_{in} = V_{OL}, V_o = V_{q0\%}) \right]$$

که  $I_c = I_{Op} - I_{On}$  که با مشخص وضعیت ترانزیستور، روابط جریان را


می نویسیم (با توجه به نتایج موجود در مدار 10٪، 50٪ یا 90٪ وضعیت

ترانزیستور که مشخص می دهیم) و سپس زمانهای مورد نظر را محاسبه می کنیم.

در مثالها عدد کلونگی در نظر گرفتن جریان را خواهیم دید.

11:30

\* اردو وقتی



یا فرضی مدار اسنوٹر CMOS محاسبات را انجام می دهیم:

بنابر این مقدار  $V_{OH} = V_{DD}$  و  $V_{OL} = 0$  می باشد.

تا زمانی که ورودی low است، خروجی High

می باشد و به محض High شدن ورودی، خروجی شروع

به low شدن می کند و خازن از طریق  $M_1$  دشارژ می شود.

در  $t_0$  ترانزیستور  $M_1$  مدی می شود و  $M_2$  خاموش می شود. به محض مدی

شدن به علت اینکه  $v_O = V_{DD}$  است ترانزیستور  $M_1$  شروع به بار

کشی می کند  $v_O = V_{DS} = V_{DD} - V_{th}$  و از آن به بعد ترانزیستور  $M_1$  شروع می شود

بنابر این برای محاسبه زمان تأخیر اشباع در زمان از  $t_0$  تا  $t_1$  و از  $t_1$  تا  $t_{50\%}$

$\hookrightarrow M_1: \text{Triode} \quad \hookrightarrow M_1: \text{Sat}$

$\Rightarrow t_{total} = (t_1 - t_0) + (t_{50\%} - t_1)$  را باید به دست آوریم:

در این تقریب این موضوع را در نظر نگرفتیم و جریان را در نقاط استاتی و انتهای

در نظر گرفتیم، متوسط بگیریم



$$* \underline{0 \leq t \leq t_1} \rightarrow V_{DD} - V_n \leq V_o \leq V_{DD}$$

بازه زمانی اول

$$i_c = -I_{Dn}(sat) \Rightarrow -C_L \frac{dV_o}{dt} = \frac{k_n}{2} \left(\frac{W}{L}\right) (V_{DD} - V_{Tn})^2$$

$$\Rightarrow dt = - \frac{C_L}{\frac{k_n}{2} \left(\frac{W}{L}\right) (V_{DD} - V_{Tn})^2} \cdot dV_o$$

$$\Rightarrow \int_{t_0}^{t_1} dt = \frac{-C_L}{\beta_n/2 (V_{DD} - V_{Tn})^2} \int_{V_{DD}}^{V_{DD} - V_{Tn}} dV_o, \quad k_n \left(\frac{W}{L}\right)_n = \beta_n$$

از طرفین انتگرال بگیریم

$$\Rightarrow t_1 - t_0 = \frac{2C_L V_{Tn}}{\beta_n (V_{DD} - V_{Tn})^2}, \quad M_1: sat$$

$$* \underline{t_1 < t < t_{50\%}} \rightarrow V_{50\%} \leq V_o \leq V_{DD} - V_{Tn}$$

بازه زمانی دوم

$$i_c = -I_{Dn}(Triad) \Rightarrow -C_L \frac{dV_o}{dt} = \frac{\beta_n}{2} [2(V_{DD} - V_{Tn})V_o - V_o^2]$$

$$\Rightarrow dt = - \frac{2C_L}{\beta_n [2(V_{DD} - V_{Tn})V_o - V_o^2]} \cdot dV_o$$

از طرفین انتگرال بگیریم

$$\Rightarrow \int_{t_1}^{t_{50\%}} dt = \int_{V_{DD} - V_{Tn}}^{V_{50\%}} \frac{-2C_L}{\beta_n [2(V_{DD} - V_{Tn})V_o - V_o^2]} \cdot dV_o$$

$$\Rightarrow t_{50\%} - t_1 = -\frac{2C_L}{\beta_n} \cdot \frac{1}{2(V_{DD} - V_{tn})} \ln \left( \frac{V_0}{2(V_{DD} - V_{tn}) - V_0} \right)$$

$V_0 = V_{DD} - V_{tn}$   
 $V_0 = V_{DD} - V_{tn}$

$$\Rightarrow t_{50\%} - t_1 = \frac{C_L}{\beta_n(V_{DD} - V_{tn})} \ln \left( \frac{2(V_{DD} - V_{tn}) - V_{50\%}}{V_{50\%}} \right), M_1: Triode$$

$t_{PHL}$  برابر است با:

$$t_{PHL} = t_1 - t_0 + t_{50\%} - t_1 = t_{50\%} - t_0$$

$$\Rightarrow t_{PHL} = \frac{C_L}{\beta_n(V_{DD} - V_{tn})} \left[ \frac{2V_{tn}}{V_{DD} - V_{tn}} + \ln \left( \frac{2(V_{DD} - V_{tn})}{V_{50\%}} - 1 \right) \right]$$

$V_{50\%} = 0.5 V_{DD}$  یعنی مقدار نصف از ولتاژ است:

$$\Rightarrow t_{PHL} = \frac{C_L}{\beta_n(V_{DD} - V_{tn})} \left[ \frac{2V_{tn}}{V_{DD} - V_{tn}} + \ln \left( \frac{4(V_{DD} - V_{tn})}{V_{DD}} - 1 \right) \right]$$

ثابت

سه پارامتر در آنجا مشخص است،  $V_{DD}$ ،  $V_{tn}$ ،  $C_L$  و ابعاد ترانزیستور

بند دارد  $V_{DD}$ ،  $V_{tn}$  که ثابت است پس ثابت است، ثابت است

که در آنجا  $t_{PHL}$  و  $C_L$  است یک  $R_n$  در نظر گرفتیم که  $\tau = R_n \cdot C_L$  و داریم

$$\tau_n = R_n \cdot C_L \rightarrow R_n = \frac{1}{\beta_n(V_{DD} - V_{tn})}$$

اگر در نظر گرفته باشیم که ترانزیستور در کل زمان در اشباع قرار گرفته باشد و بار و ترانزیستور نسوزد، یعنی انتقال فقط از رابطه زیر محاسبه می‌شود:

$$\int_{t_0}^{t_{50\%}} dt = \frac{-C_L}{\beta_{n/2} (V_{DD} - V_{Tn})^2} \int_{V_{DD}}^{V_{50\%}} dV \quad , \quad V_{50\%} = \frac{V_{DD}}{2}$$

با محاسبه انتقال فوق داریم:

$$\Rightarrow t_{PHL} \approx \frac{C_L \cdot V_{DD}}{\beta_n (V_{DD} - V_{Tn})^2}$$

محاسبات در مدار که مختلف نشان داده است که در صورت تویست فوق، خطا کمتر از ۱۵ درصد خواهد بود \* برابر محاسبه  $t_{PHL}$  بصورت زیر در نظر می‌گیریم

در حالتی که ورودی low می‌شود و خروجی High می‌شود  $M_1$  خاموش می‌شود و  $M_2$  روشن می‌شود. در جریان  $M_2$  با جریان خازن برابر است و شبیه قبل در نظر می‌گیریم و رابطه را می‌نویسیم:

$$t_{PHL} = \frac{C_L}{\beta_p (V_{DD} - |V_{Tp}|)} \left[ \frac{2|V_{Tp}|}{V_{DD} - |V_{Tp}|} + \ln \left( \frac{4(V_{DD} - |V_{Tp}|)}{V_{DD}} - 1 \right) \right]$$

مانند حالت قبل خواهیم داشت

$$T_p = R_p \cdot C_L \Rightarrow R_p = \frac{1}{\beta_p (V_{DD} - |V_{Tp}|)}$$

به طرف نشان می‌دهد که  $t_{rise}$  و  $t_{fall}$  برابر است محاسبه می‌شود

$$t_{fall} = t_{HL} = \frac{C_L}{\beta_n (V_{DD} - V_{Tn})} \left\{ \frac{2(V_{Tn} - 0.1V_{DD})}{V_{DD} - V_{Tn}} + \ln \left( \frac{2(V_{DD} - V_{Tn})}{0.1V_{DD}} - 1 \right) \right\}$$

$$t_{rise} = t_{LH} = \frac{C_L}{\beta_p (V_{DD} - |V_{Tp}|)} \left\{ \frac{2(|V_{Tp}| - 0.1V_{DD})}{V_{DD} - |V_{Tp}|} + \ln \left( \frac{2(V_{DD} - |V_{Tp}|)}{0.1V_{DD}} - 1 \right) \right\}$$


نکته: نکته است سوال مربوط به اندازه گیری زمان 50% rise و fall است. باید بدانیم که برای این منظور باید که برای این منظور باید که

استدلال گیر اینجا شود.


در مدار اینورتر CMOS بار ظرفیتی  $C_L = 1 \text{ pF}$  و  $V_{DD} = 5 \text{ V}$

$V_{GSn} = 5 \text{ V}$ ,  $V_{DSn} \geq 4 \Rightarrow I_{Dn} = I_{D(sat)} = 5 \text{ mA}$

فرض کنید ورودی از صورتی ۵ ولت تغییر کند مدت زمانی که مدار است خروجی



از ۵ به ۰ ولت برسد چقدر است؟ (توضیح PHL)



توضیح در  $V_{DS} \geq 4$   $V_{DD} = V_{OH}$   $V_{50\%} = V_{DD} - V_T$

$V_{DS} = V_{GS} - V_T \Rightarrow 4 = 5 - V_T \Rightarrow \boxed{V_T = 1 \text{ V}}$

$I_{Dn} = \frac{\beta_n}{2} (V_{GS} - V_T)^2 \Rightarrow 5 \text{ mA} = \frac{\beta_n}{2} (5 - 1)^2 \Rightarrow \boxed{\beta_n = 0.625 \frac{\text{mA}}{\text{V}^2}}$

برای تعیین زمان که خروجی  $V_{DD} - V_T$  برسد در سطح است و در اکثر مدارات PMOS سطح است

$i_c = -C_L \frac{dV_o}{dt} = \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 = I_{Dn(sat)} \Rightarrow dt = \frac{-C_L}{I_{Dn(sat)}}$

$t_0 \leq t \leq t_1$ ,  $V_{DD} - V_{Tn} \leq V_o \leq V_{DD} \rightarrow M1 \text{ sat}$

$$\Rightarrow \int_{t_0}^{t_1} dt = - \int_{\frac{4}{5} I_{Dn}(sat)}^{\frac{4}{5} I_{Dn}(sat)} dt_{v_0} \Rightarrow \boxed{t_1 - t_0 = 0.2 \text{ nsec}}$$

مدت زمانی که طول می‌کشد تا ترانزیستور در اشباع باقی بماند.

$$t_1 \leq t \leq t_{50\%}, \quad V_{50\%} \leq V_0 \leq V_{DD} - V_{Tn} \rightarrow \text{M1: Triode}$$

$$i_c = -C_L \frac{dv_0}{dt} = \frac{\beta_n}{2} [2(V_{DD} - V_{Tn})V_0 - V_0^2] = I_{Dn}(\text{Triode})$$

$$\Rightarrow dt = - \frac{2C_L}{2\beta_n(V_{DD} - V_{Tn})V_0 - V_0^2} dv_0$$

$$\Rightarrow \int_{t_1}^{t_{50\%}} dt = \int_{\frac{4}{5}}^{2.5} \dots \Rightarrow \boxed{t_{50\%} - t_1 = 0.32 \text{ ns}}$$

$$\Rightarrow t_{PHL} = t_{50\%} - t_1 + t_1 - t_0 = \underline{t_{50\%} - t_0} = 0.2 \text{ ns} + 0.32 \text{ ns} = \underline{0.52 \text{ ns}}$$

اگر فرض کنیم کل زمانی که طول می‌کشد تا از  $t_0$  تا  $t_{50\%}$  برسد، ترانزیستور در ناحیه اشباع باقی بماند، داریم: (برابر راحتی کار تقریب می‌زنیم)

$$\int_{t_0}^{t_{50\%}} dt = - \int_{\frac{4}{5} I_{Dn}(sat)}^{\frac{4}{5} I_{Dn}(sat)} dt_{v_0} \Rightarrow \boxed{t_{50\%} - t_0 = 0.5 \text{ nsec}}$$

که با مقدار بدست آمده از جدول فوق تقریباً برابر است. علت این است که

از ۲۵ رکت، اوج در اشباع، ۵۰ رکت در ترانزیستور است و می‌توان زمانها را نزدیک

و صعودی است از فرمولها اصل استفاده می‌شود و تقریب زده نشود **Sunwood**

Subject: VLSI

Year: 9C Month: V Date: 1A 82

$C_L = 1\text{pF}$ ,  $V_{DD} = 5\text{V}$

سال: فرض کنیم دایسه با بلع  $K_n = \mu_n C_{ox} = 20 \frac{\mu\text{A}}{\text{V}^2}$ ,  $(\frac{W}{L})_n = 10$ ,  $V_{Tn} = 1\text{V}$

همان درش اشکال گیریم و هم بفرمایید مقدار زمان تریال را محاسبه کنید

$t_{HL} = t_{fall} = ?$

در این تقریب  $I = C \frac{\Delta V}{\Delta t} \rightarrow \Delta t = C_L \frac{\Delta V}{I_{av}}$

$t_{HL} = C_L \frac{V_{(0\%)} - V_{(10\%)}}{I_{av\ 90\% \rightarrow 10\%}} = 1\text{pF} \frac{4.5 - 0.5}{I_{av\ 90\% \rightarrow 10\%}}$

$I_{av\ 90\% \rightarrow 10\%} = \frac{1}{2} \left\{ I_c(V_{in} = V_{OH}, V_o = V_{(90\%)}) + I_c(V_{in} = V_{(10\%)}, V_o = V_{(10\%)}) \right\}$

$\frac{4.5}{V_{DS}} \geq \frac{5}{V_{GS}} - \frac{1}{V_T}$  در قسمت اول  $V_{GS}$  شرط استماع صادق است

$\frac{0.5}{V_{DS}} < \frac{5}{V_{GS}} - \frac{1}{V_T}$  در قسمت دوم  $V_{GS}$  شرط استماع صادق نیست و تریالورا

$\Rightarrow I_{av\ 90\% \rightarrow 10\%} = \frac{1}{2} \left\{ \frac{K_n}{2} \cdot \frac{W}{L} (V_{DD} - V_{Tn})^2 + \frac{K_n}{2} \cdot \frac{W}{L} [2(V_{DD} - V_{Tn})V_o - V_o^2] \right\}$   
 $= \frac{1}{2} \left\{ \frac{20}{2} \cdot 10 (5 - 1)^2 + \frac{20}{2} \cdot 10 [2(5 - 1) \cdot 0.5 - (0.5)^2] \right\}$

$I_{DQ} = 0.9875\text{mA}$

طبق تعریف فرق

$\Rightarrow t_{fall} = t_{HL} = 1\text{pF} \cdot \frac{4.5 - 0.5}{0.9875} = 4.059\text{ns}$

24.100

Sunwood

$$I_c = -C_c \frac{dV_o}{dt} = \frac{k_n'}{2} \cdot \frac{W}{L} (V_{DD} - V_{Tn})^2 = I_{Dn(sat)} \quad \text{این رقیق}$$

$$\overset{V_{DD}-V_{Tn}}{4} \leq \overset{V_{o1}}{V_o} \leq 4.5 \rightarrow M_n @ Sat$$

$$dt = - \frac{2C_c}{k_n' \frac{W}{L}} (V_{DD} - V_{Tn})^2 \rightarrow \int_{t_0}^{t_{sat}} dt = - \frac{2C_c}{k_n' \frac{W}{L}} \int_{4.5}^4$$

$$\Rightarrow \boxed{t_{sat} - t_0 = 0.313 \text{ nsec}}$$

$$\overset{V_{o1}}{0.5} \leq \overset{V_{DD}-V_{Tn}}{V_o} \leq 4V \rightarrow M_n @ Triode$$

$$-C_c \frac{dV_o}{dt} = \frac{k_n'}{2} \cdot \frac{W}{L} \{2(V_{DD} - V_{Tn})V_o - V_o^2\} = I_{Dn(Triode)}$$

$$\Rightarrow \int_{t_{sat}}^{t_{10\%}} dt = \int_4^{0.5} - \frac{2C_c}{k_n' \frac{W}{L} \{2(V_{DD} - V_{Tn})V_o - V_o^2\}} dV_o$$

$$\boxed{t_{10\%} - t_{sat} = 3.385 \text{ nsec}}$$

$$\Rightarrow t_{fall} = t_{10\%} - t_{sat} + t_{sat} - t_0 \rightarrow t_{10\%} - t_0 = t_{fall} = 3.698 \text{ nsec}$$


اگر خطای فوق قابل تحمل باشد، از روی تقویمی استفاده می کنیم و اگر نه از روی رقیق استفاده می کنیم.

27:00  
 $t_{fall}$  و  $t_{HL}$  به سرعت ترانزیستور NMOS وابسته است و  $t_{rise}$ ،  $t_{PLH}$  به سرعت ترانزیستور PMOS وابسته است.



برای کم کردن این زمانها تا حد امکان (۱) گیتها را با یکدیگر گیتینگ (۲) و ولتاژ  $V_{DD}$  را کم  
 در خروجی رابطه است افزایش در هم (۳) نسبت  $\frac{W}{L}$  ترانزیستور را با یکدیگر یعنی ابعاد ترانزیستور  
 را افزایش دهیم

گیت NOR دو ورودی یا پار متفاوتی (مخالفات استاتیف)



$V_A$	$V_B$	$V_o$
$V_{OL}$	$V_{OL}$	$V_{OH}$
$V_{OL}$	$V_{OH}$	$V_{OL1}$
$V_{OH}$	$V_{OL}$	$V_{OL1}$
$V_{OH}$	$V_{OH}$	$V_{OL2}$

}  $\rightarrow V_{OL2} < V_{OL1}$

برای حالت  $V_{OH}$  نقطه یک حالت وجود دارد که در آن دو ورودی  $V_{OL}$  باشد

$$V_A = V_B = V_{OL} \rightarrow I_L = \frac{V_{DD} - V_o}{R_L} = 0 \Rightarrow V_{OH} = V_{DD}$$

مطلب هستیم که ترانزیستور را خاموش کنیم

برای حالت  $V_{OL}$  سه حالت وجود دارد. بهترین حالت  $V_{OL}$  یعنی بهترین  
 مقدار  $V_{OL}$  که قادر است ترانزیستور طبقه بعد را خاموش کند و به عنوان مقدار در نظر

برای محاسبه  $V_{OL}$  بهترین حالت را که در آن فقط یک ترانزیستور روشن است در نظر می‌گیریم. زیرا در حالتی که هر دو روشن باشند باتوجه به اینکه مقادیرهای آنها یا هم موازی می‌شود، وقت و زمانها را آنها کاهش یافته و جریان افزایش پیدا می‌کند. و  $V_{OL}$  بهتر می‌شود یعنی کمتر می‌شود.

حال در این بهترین حالت که فقط یک ترانزیستور روشن است و دیگری خاموش مدار شبیه به یک مدار امپورتر ساده می‌شود. پس مقدار  $V_{OL}$  از معادله  $V_{OL}$  مدار امپورتر مقارنتی بدست می‌آید:

$$V_{OL} = V_{DD} - V_{TN} + \frac{1}{\beta_n R_L} \pm \sqrt{\left( V_{DD} - V_{TN} + \frac{1}{\beta_n R_L} \right)^2 - \frac{2}{\beta_n R_L} V_{DD}}$$

که از همان روش محاسبه امپورتر مقارنتی استفاده شده است.

پس یک راه محاسبه جریان ترانزیستور و مساره قرار دادن با جریان  $I_D$  می‌باشد.

اگر نخواهیم  $V_{OL}$  را در حالتی که  $V_A = V_B = V_{OH}$  محاسبه کنیم. باتوجه به اینکه جریان ترانزیستور که به علت کاهش مقاومت به علت موازی بودن آنها افزایش می‌یابد و باتوجه به اینکه مقاومت ترانزیستور  $\beta_n$  آن هم به اندازه ترانزیستور  $\beta_p$

$$\beta_n = K_n \left( \frac{W}{L} \right)$$

برای تعیین  $V_{OL}$  در حالتی برابر است با ۱ (برابر حالت ورودی)

$$V_{OL} = V_{DD} - V_{Tn} + \frac{1}{\beta_{nEQ} + R_L} + \sqrt{\left( V_{DD} - V_{Tn} + \frac{1}{\beta_{nEQ} + R_L} \right)^2 - \frac{2}{\beta_{nEQ} R_L} V_{DD}}$$

$V_A$	$V_B$	$\left( \frac{W}{L} \right)_{EQ}$	نویز اگر ترانزیستور <u>مشابه</u> باشد برای NOR
$V_{OL}$	$V_{OH}$	$\left( \frac{W}{L} \right)$	معادله $\beta_{nEQ}$ یعنی معادله $\left( \frac{W}{L} \right)_{EQ}$ که معیار
$V_{OH}$	$V_{OL}$	$\left( \frac{W}{L} \right)$	
$V_{OH}$	$V_{OH}$	$2 \left( \frac{W}{L} \right)$	آن از جدول بهر و بدست می آید

این حالتی است که ترانزیستور مشابه باشد و در صورتیکه ترانزیستور کمیاب باشد،  $V_{OL}$  در حالتی که ترانزیستور A روشن باشد یا ترانزیستور B روشن باشد با هم متفاوت می باشد. و باید حالتی را در نظر بگیریم که در آن ترانزیستور با  $\frac{W}{L}$

کوچکتر روشن می شود. زیرا مقاومت بیشتر است و  $V_{OL}$  بیشتر است. در اینجا


در  $V_{OL}$  نیز  $\left( \frac{W}{L} \right)_{EQ}$  برابر  $2 \left( \frac{W}{L} \right)$  نخواهد بود و باید  $\frac{L}{W}$  را با هم جمع کرده عکس کنیم تا  $\frac{W}{L}$  معادل بدست آید (حالتی معادله مترادفی)

برای NOR با n ورودی بهترین حالت، روشن بودن یک ترانزیستور است و در صورت

Sunwood  $\frac{W}{L}$  معادل در خروجی حالت برابر  $n \cdot \frac{W}{L}$  خواهد بود

سختی کار زمانی NOR در ورودی (سختی کار بیشتر)

در مدار اینورتر ابتدا خازنهای مدار را مشخص می‌کنیم.




و پس آن خازن را با یک خازن  $C_{eq}$  معادل می‌کنیم.

برای مدار اینورتر مقدار  $t_{PHL}$  نسبت زیر بدست آید.

$$t_{PHL} = \frac{C_L (INV)}{\beta_n (V_{DD} - V_{Tn})} \left[ \frac{2V_{Tn}}{V_{OH} - V_{Tn}} + \ln \left( \frac{4(V_{OH} - V_{Tn})}{V_{OH} + V_{OL} (INV)} - 1 \right) \right]$$

برای بررسی تفاوت این زمان تأخیر نسبتاً با مدار NOR، خازنهای مدار اخیراً

مشخص می‌کنیم.



خازن معادل به خازن زیر تبدیل دارد

$$C_L (NOR-2) = C_{gd,A} + C_{db,A} + C_{gd,B} + C_{db,B} + C_{int} + C_{in}$$

بیا بر این  $C_L$  در  $NOR-2$  با اینوترتر مقایسه است. و مشکل از ورودی  $A, B, C$  است.

$$t_{PHL} = \frac{C_L(NOR-2)}{B_{NEQ}(V_{DD}-V_{Tn})} \left[ \frac{2V_{Tn}}{V_{OH}-V_{Tn}} + \ln \left( \frac{4(V_{OH}-V_{Tn})}{V_{OH}+V_{OL}(NOR-2)} - 1 \right) \right]$$

$B_{NEQ}$  در صورتیکه الکترون وجود را نداده باشد، در بهترین حالت بدست

می آید. یعنی حالتی که بیشترین زمان تأخیر را به ما میدهد.


زمان تأخیر اشباع در  $NOR-2$  در بهترین حالت از زمان تأخیر مدار اینوترتر بیشتر

خواهد بود زیرا  $C_L$  در این حالت از مدار اینوترتر بزرگتر خواهد بود. غلبه نمی آید.

همانند اینوترتر یک ترانزیستور روشن شده است.

به علت بزرگ شدن بارها در این حالت نسبت به ایفوت تر، در بدترین حالت زمان تأخیر بسیار بیشتر خواهد بود

گیت NAND دو ورودی با بار تقاربی (مجموعه استاتیکی)



VA	VB	Vo
VOL	VOL	VOH
VOL	VOH	VOH
VOH	VOL	VOH
VOH	VOH	VOL

برای محاسبه VOH می‌توانیم از حالت بدترین حالت نسبت و تفاوتی با هم نداریم. برای یافتن مقدار VOH که محض تراشه باشد با هم سر هم شده چنان کمترین عددی است که خواهد بود.

$$\Rightarrow \frac{V_{DD} - V_o}{R_L} = 0 \Rightarrow \boxed{V_{OH} = V_{DD}}$$

در حالت خروجی VOL یک حالت دارد  
 $V_A = V_B = V_{OH} = V_{DD}$

به دلیل اینکه ترانزیستور A اهمیت دارد، زیرا S، B هم متصل نیست.

ولی ترانزیستور B اثر بدنه ندارد. بنابراین  $V_{TA} \neq V_{TB}$  (NAND دو ورودی)

ولی با صرف نظر از اثر بدنه می توان از رابطه  $V_{OL}$  مربوط به این ترانزیستور استفاده کرد.

و فقط کافی است بجای  $\beta$  مقدار  $\beta_n$  (معادل) قرار داده شود یعنی  $(\frac{W}{L})_{EQ}$

اگر اندازه ترانزیستور یک با هم برابر باشند.


$$(\frac{W}{L})_{EQ} = \frac{1}{2} \cdot \frac{W}{L} \rightarrow$$

زیرا ترانزیستور یک با هم سر هستند

(یعنی هدایت یک با هم سر شده اند. اگر تعداد ترانزیستور یک n عدد باشد)

$$(\frac{W}{L})_{EQ} = \frac{1}{n} \cdot \frac{W}{L}$$

محاسبه زمانها  $t_{PHL}$  و  $t_{PLH}$  (نکته) (تخفیف دیناسی)



ابتدا خازنهای مدار را مشخص می کنیم

تا بتوانیم خازن معادل خروجی را

پیدا کنیم. هر کدام، فرق نمی کند

برای محاسبه زمانها، فوق ای حالت برابر حالتی که خروجی می خواهد High شود وجود

حالت اول

$$V_A = V_{DD}$$

$$V_B = V_{DD} \rightarrow V_{OL}$$

حالت دوم

$$V_A = V_{DD} \rightarrow V_{OL}$$

$$V_B = V_{DD}$$

در حالت اول، در لحظه اول در آن ترانزیستور روشن است و من خواهیم ترانزیستور B را خاموش کنیم. در اینصورت خروجی افزایش پیدا می کند. در وقتی B خاموش می شود، معادله  $\alpha$  بالا می رود زیرا خازنهای B شارژ شده اند و باعث افزایش و تا با خروجی می شود. یعنی:

حالت اول

$$\rightarrow C_e = C_{gd,A} + C_{gs,A} + C_{db,A} + C_{sb,A} + C_{gd,B} +$$

$$C_{db,B} + C_{in} + C_{int} \rightarrow t_{PH1}$$

در حالت دوم: من خواهیم ترانزیستور A را خاموش کنیم، B روشن می ماند. بنابراین  $\alpha$  کمتر می کند. بنابراین خازنهای B باعث افزایش و تا با خروجی نمی شود و خازنهای B قبل متفارت خواهد بود. یعنی:

حالت دوم

$$\rightarrow C_e = C_{gd,A} + C_{db,A} + C_{int} + C_{in} \rightarrow t_{PH2}$$

اگر در هر دو حالت  $t_{PH}$  را حساب کنیم، در حالتی که  $C_e$  بزرگتر است، تاخیر

است. در آن حالت بیشتر است. یعنی  $t_{PH}$  در حالت اول بزرگتر است.



مناطق خروجی در هر دو حالت یکی است و در زمان رسیدن به منطق معکوس تفاوت خواهد بود

بنابراین برای محاسبه  $t_{PHL}$  و  $t_{PLH}$  بهترین حالت یعنی بزرگترین حالت که

مربوط به آفرین تراکتور است (تغییر وضعیت) هر چه باشد را بدست می آوریم. و در


آفرین تراکتور را در نظر بگیریم. (بزرگترین خازن در این حالت بدست می آید)

$$t_{PHL} = \frac{C_L (ND-2)}{P_{BEQ} (V_{DD} - V_{th})} \left[ \frac{2V_{th}}{V_{OH} - V_{th}} + \ln \left( \frac{4(V_{OH} - V_{th})}{V_{OH} + V_{OL} (ND-2)} + 1 \right) \right]$$

کمیت با بار تخلیه می آید

هر توان همین کار را برای اینترت با بار تخلیه ای هم محاسبه نمود و بدست آورد

برای اینترت با بار مقاومتی و اینترت با بار تخلیه ای داریم



برای اینکه خروجی خوبی داشته باشیم داریم

$$\frac{Z_{Pu}}{Z_{Pd}} = 4 \quad \leftarrow \quad V_{OL} = V_{DD} \cdot \frac{R_{ch}}{R_{p.u} \cdot R_{ch}} \leq (V_T)^{0.2 V_{DD}}$$


$$\frac{(\frac{W}{L})_{P_u}}{(\frac{W}{L})_{P_d}} = 4$$

$$\frac{R_{PH}}{R_{ch}} \geq 4$$


$$\left(\frac{W}{L}\right)_{P_d} = \frac{2}{2} \quad \leftarrow \quad \text{Min } 2\mu\text{m} \text{ و } W \geq L$$

Sunwood  $\rightarrow \left(\frac{W}{L}\right)_{P_u} = \frac{8}{2} \rightarrow$  گیت NAND / OR گیت یا گیت MOR

برای گیت NAND:




برای گیت NOR:




یعنی حالتی که بیشترین مقاربت است یعنی زمانی که یکی از آنها روشن باشد:  
 $(\frac{L}{w})_{p.d} = \frac{2}{2} \Rightarrow (\frac{L}{w})_{p.u} = 4 \times \frac{2}{2} = \frac{8}{2}$

برای ساختن  $Z = \overline{AB + C}$ :



باید یکسان باشد هر کدام  $\frac{L}{w} = \frac{2}{4}$  باید باشد. زیرا احتیاطی که هر دو ترانزیستور بزرگ

بررسی گیت NOR



اگر نخواهیم ولتاژ خروجی Low, High را در گیت NOR محاسبه کنیم، برابر اینکه خروجی High

باید باید دانسته باشیم، که برای جریان بار چون خروجی H است، پس ترانزیستورهای PMOS

$V_A = V_B = V_{OL}$

$$I_L = \frac{\beta_n}{2} \left[ 2(V_{DD} - V_{OL}) - (V_{DD} - V_{OL})^2 \right]$$

$V_{OH} = V_{DD}$

چون هر دو ترانزیستور PMOS خاموش هستند

- $V_A = V_{OL} \quad V_B = V_{OH}$
- $V_A = V_{OH} \quad V_B = V_{OL}$
- $V_A = V_{OH} \quad V_B = V_{OH}$

در حالتی دیگر:

بهترین حالت زمانی است که یکی از ترانزیستورهای PMOS و دیگری خاموش باشند

حالتی که  $V_O = V_{OL}$  :  $V_{OH} = V_{DD}$

تراز ترانزیستور در اشباع = تراز ترانزیستور در تریود

$$\frac{\beta_{PMOS}}{2} \left[ 2(V_{OH} - V_{TP})V_{OL} - V_{OL}^2 \right] = \frac{\beta_n}{2} (V_{DD} - V_{OL})^2$$

$$V_{OL} = V_{OH} - V_{Tn} - \sqrt{(V_{OH} - V_{Tn})^2 - \frac{\beta_{Load}}{\beta_{Driver}} |V_{Tdep}|^2}$$


\* از طرفی برای اینکه تأخیر انتقال در ورودی (نکته)

$$V_{Tdep} = V_{T0} + \gamma (\sqrt{|2\phi_F| + V_{SB}} - \sqrt{|2\phi_F|})$$

از دو معادله فوق  $V_{OL}$  بدست می آید.

برای محاسبه زمان تأخیر مدار خازنهای موجود در شکل مشخص شده اند.

در اینجا خازنهای الکتریکی ورودی و البته نسبت



و همه در خروجی اثر دارند:


$$C_{gd,A} + C_{gs,A} + C_{db,A} + C_{db,B} + C_{gs,B} + C_{gd,B} + C_{ext} + C_{in} \rightarrow C_{gb}$$

$$C_{gsA} = C_{gsB} = 0$$

مستقیم گیتی است که درجهم و تفاوتی نمی کنند. و خازنهای موجود در شکل مشخص شده اند.

در اینجا تأخیر با توجه به معادله زمان تأخیر انتشار مدار ورودی و خازنهای موجود

و تمام خروجی را متناسب با الکتریکی ورودی بدست آوریم.



درکیت NAND

در این حالت تیر برابر پیدا کردن خروجی High

یکی از حالتها زیر را در نظر میگیریم. جریان عبور در حالتی که

تراز ترانزیستور دارد ترانزیستور می شود:

$$I_L = \frac{\beta_L}{2} \left[ 2(0 - V_{Tdep})(V_{DD} - V_o) - (V_{DD} - V_o)^2 \right] = 0$$

$V_A = V_{OL}, V_B = V_{OL}$   
 $V_A = V_{OL}, V_B = V_{OH}$   
 $V_A = V_{OH}, V_B = V_{OL}$

ست که در سه حالت بالا جریان صفر است

$\Rightarrow V_{OH} = V_{DD}$

اگر نور نیاید از این باین باینل موجود متصل کنیم، فقط B اثر کمینه ندارد.

$V_A = V_B = V_{OH} \Rightarrow V_{OL} = ?$

تراز ترانزیستور A, B روی میسوره و چون خروجی low میسوره. حالت مدار میسوره تر که تراز ترانزیستور دارد ترانزیستور میسوره در اینجا چون تراز ترانزیستور هست، تراز ترانزیستور کم A و B دارد نامنه ترانزیستور میسوره. ولی تراز ترانزیستور A دارد نامنه اولی مع میسوره، زیرا  $V_{DS}$  بزرگ است.  $(V_{DS} = V_{DD} - V_{OL})$

$\Rightarrow I_{DL}(sat) = I_{DA}(Triode) = I_{DB}(Triode)$

$$\frac{\beta_L}{2} (V_{GS} - V_{Tdep})^2 = \frac{\beta_A}{2} [2(V_{GS,A} - V_{T1})V_{DS1} - V_{DS1}^2]$$

$$= \frac{\beta_B}{2} [2(V_{GS,B} - V_{T2})V_{DS2} - V_{DS2}^2]$$

میتوان تقریبی که زیر را در نظر گرفت (چون خروجی low است)

برای ترانزیستور A  $V_{GS} \neq V_{OH}$  زیرا ورودی G متصل شده و تقریبی نمی

$V_{GS,A} \approx V_{GS,B} = V_{OH}$

و اگر از این به نه ترانزیستور صرف نظر کنیم (A اینرپند دارد و B ندارد)

$V_{T1} = V_{T2} = V_{T0}$

$V_{DS,A} = V_{OH} - V_{T0} - \sqrt{(V_{OH} - V_{T0})^2 - \frac{\beta_L}{\beta_A} |V_{Tdep}|^2}$  نورالپه لول

$V_{DS,B} = V_{OH} - V_{T0} - \sqrt{(V_{OH} - V_{T0})^2 - \frac{\beta_L}{\beta_B} |V_{Tdep}|^2}$  نورالپه لول


$\beta_A = \beta_B = \beta_{AB}$  ← اگر با هم اندازه گیر B, A برابر باشد

$V_{DS,A} = V_{DS,B}$   
 $\Rightarrow V_{OL} = 2 \left[ V_{OH} - V_{T0} - \sqrt{(V_{OH} - V_{T0})^2 - \frac{\beta_L}{\beta_{AB}} |V_{Tdep}|^2} \right]$

در خرابی نیست باید  $V_{DS}$  را عبور از حد مجاز نکند و یا هم جمع کرد

برای محاسبه زمانها مورد نظر فانکشنها را در نظر بگیرید. (صفحه بعد)

دیده می شود که همانند یک استورتر با  $\frac{L}{v}$  در جمع می باشد با هم در



در اینجا ترسیا ضده فرسود که بهترین حالت مربوط به ترانزیستور پسی می باشد که تغییر در وضعیت فردهد و با مدار قبلی تفاوتی ندارد.

ساختارهای منطق CMOS

\* استناد

Compelementary Logic

منطق مکمل

Pass Transistor Logic

ترانزیستور عبور

Transmission Logic

گیت انتقال


Pseudo NMOS Logic

منطق NMOS

\* دینامیک


Domino Logic , Dynamic Logic

\* ساختار منطق فکلی :



شکل کلی این ساختار از دو شبکه  $p_u$ ,  $p_d$  تشکیل شده است که به شکل زیر در نظر گرفته می شود  
 در شبکه های فوق از یک سری سوئیچ استفاده می شود  
 با استفاده از ترانزیستور ساخته می شود که با سری سوئیچ یا ترانزیستور  
 \* سوئیچها که در شبکه های فوق استفاده می شود

سری




فکلی است سری باشند

NMOS  $\Rightarrow Z = X(A \cdot B) + HiZ(\overline{A \cdot B})$  High Impedance

PMOS  $\Rightarrow Z = X(\overline{A \cdot B}) + HiZ(A \cdot B)$  خروجی معادل نیست

موازی



حال اگر سوئیچها استفاده می شود در شبکه موازی باشند

NMOS  $\Rightarrow Y = F(C + D) + HiZ(\overline{C + D})$  High Impedance

PMOS  $\Rightarrow Y = F(\overline{C + D}) + HiZ(\overline{C + D})$

با کنترا A, B, C, D, منطق X به Z و F به Y منتقل می شود.



X و F یا VDD است ریازین و منظور این است که منطق خروجی از

طریق VDD وزین نسبت آید و نه از ورودی مدار.

چرا به دو شبکه نیاز می باشد ؟

زیرا وقتی از خروجی استفاده می کنیم ، وقتی سوئیچ را به حال خود رها کنیم ، وضعیت

خروجی مشخص نیست. مثلاً در مدار زیر وقتی سوئیچهای سرخ به وصل باشد

خروجی صفر است ولی اگر یکی از سوئیچها تر وصل نیست وقتی خروجی صفر نیست باید

یک باشد. این "یک" با شبکه مکمل تأمین می شود. و شبکه مکمل باید از خروجی

مدون خروجی جلوگیری کند.

از شبکه P.d برابر انتقال "صفر" از شبکه P.u برابر انتقال "یک" منطق استفاده می شود.

تعداد قطب در سر را خیلی زیاد انتخاب نمی کنیم. (از نظر عدد تعداد ۵ عدد)

از آنجائیکه ترانزیستورهای NMOS "صفر" را خوب منتقل می کنند، از آنجا که در شبکه

P.d استفاده می کنیم از آنجائیکه ترانزیستورهای PMOS "یک" را خوب منتقل

می کنند، از آنجا که در شبکه P.u استفاده می کنیم. (ساده ترین ایده اینتر CMOS)

در شبکه pull down از ترانزیستور NMOS و در شبکه pull up از ترانزیستور PMOS

PMOS استفاده می کنیم

در ادامه گیتها را منتظر با منطق مکمل CMOS را بررسی می کنیم و زمانها را مورد نظر

NAND

گیت NAND منطق مکمل


$$Z = \overline{A \cdot B} = \overline{A} + \overline{B}$$

گیت NAND

هرگاه از ورودی خروجی باید  $V_{DD}$  بود. چون می خواهیم شبکه

p.u را از ترانزیستور PMOS استفاده کنیم، یا باید از شبکه pull up استفاده کنیم یا مدار

با توجه به رابطه می توانیم  $\overline{A \cdot B}$  را بصورت  $\overline{A} + \overline{B}$



که برای انتقال مناسب منطق باینری از شبکه موازی

استفاده کنیم (مطلوب) که با صفر شدن هر کدام از ورودیها

خروجی به  $V_{DD}$  می شود. (یکم صفر درستی)

حال اگر هر دوی ورودی درست نباشند (تک باشد) خروجی به حالت Hi-Z می رود

بر شبکه p.d باید از Hi-Z شدن جلوگیری کند. یعنی اگر Z نبود یا Hi-Z بود باید شبکه


p.d فعال شود و خروجی صفر شود  $\overline{Z} = A \cdot B$  که برای شبکه با ترانزیستور NMOS

NOR

کتب NOR با منطق نکل

$$Z = \overline{A+B} = \overline{A} \cdot \overline{B}$$

شکل PMU خواهیم PMOS باشد که  $A+B$  یعنی  $\overline{A \cdot B}$  که برابر با صحت آن باید از روش چهار سر استفاده کنیم. وقتی قرار نیست Z درست باشد (1) باید Z درست باشد که  $\overline{Z} = A+B$  که برابر با صحت آن توسط کدی در NMOS



باید از شکل موازی استفاده کنیم

در شکل مدار بصورت دیگر در خواهد آمد

برای منطق اینورتر. قطعه بصورت CMOS، و کل بصورت مدار مقایسه برای بار است که مدار از قبل و نتایج آنکه منطق بصورت شروع

در اینورتر CMOS برای  $V_{th}$  مقدار زیر خواهد بود

و نتایج آنکه منطق اینورتر

$$V_{th(inv)} = \frac{V_{Tn} + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$


برای گیت NOR اگر نخواهیم  $V_{th}$  را حساب کنیم، از تعریف داریم:

$$V_O = V_A = V_B$$

برای گیت NOR سه خروجی وجود دارد و برای است به نظر می رسد همه ترانزیستورها در یک دریاچه (منبع) قرار دارند. کافی است ابعاد ترانزیستورها، ترانزیستور معادل قرار داد

$$V_{th(NR-2)} = \frac{V_{tn} + \sqrt{\frac{\beta_p(EQ)}{\beta_n(EQ)}} (V_{DD} + V_{tp})}{1 + \sqrt{\frac{\beta_p(EQ)}{\beta_n(EQ)}}}$$

سود بر درج ۱ ←  
 یعنی چون  $\beta = k' \frac{W}{L}$ ، و چون  $k'$



تفاوت ندارد بر در اصل نسبت  $\frac{W}{L}$  می باشد  $\beta(EQ) = \frac{W}{L}$

$\frac{W}{L}$  مانند هدایت است،  $\frac{L}{W}$  مانند مقاربت می رود در ترانزیستور

با هم موازی می شوند هدایتها بسیار با هم جمع می شوند و در حالت ترانزیستور  $\frac{W}{L}$  با هم

$$\Rightarrow V_{th(NR+2)} = \frac{V_{tn} + \frac{1}{2} \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{tp})}{1 + \frac{1}{2} \sqrt{\frac{\beta_p}{\beta_n}}}$$

جمع می شوند  
 در صورت برابر  $\frac{W}{L}$ :

برای NOR-2 برابر  $\beta_p$  معادل برابر  $\frac{1}{2} \beta_p$  می شود چون ترانزیستور PMOS

با هم موازی هستند و برابر  $\beta_n$  معادل برابر  $2\beta_n$  می شود چون ترانزیستور NMOS

با هم موازی هستند بنابراین رابطه  $V_{th}$  بصورت فوق در می آید **Sunwood**

Subject: VLSI

Year. ۹۹ Month. ۷ Date. ۲۵ ۷۶

۷  
حال اثر گیت معروض  $n$  و ورودی داشته باشند نه شرط کسب آن بودن  $\frac{W}{2}$  و کار  
کراتر لیونریک ضرب  $\frac{1}{2}$  است  $\frac{1}{n}$  تغییر می کند.

زمان تأخیر انتشار  $NOR-2$ : (از نظر روابط مربوط به اینوتر است)  $\rightarrow$  فرض کنه هر دو ترانزیستور یکسان است

$$t_{PHL}(NR-2) \cong \frac{C_L(NR-2)}{2\beta_n} \left[ \frac{2V_{Tn}}{V_{DD}-V_{Tn}} + \ln \left( \frac{4(V_{DD}-V_{Tn})}{V_{DD}} - 1 \right) \right]$$

برای بالاتر بردن وقت (چون این رابطه معادل ماژر شده است) بهترین حالت را در نظر بگیریم

بهترین حالت زمانی است که یک ترانزیستور  $P.D$  خاموش باشد. بنابراین

اگر ۲ رالز خروجی کمتر برداریم، محدودیت آمده زیرا که ورودی و بکتر است

و حالت بهتر را نشان می دهد که اگر حتی ترانزیستور  $P$  خاموش نباشد باید حالت را


در نظر بگیریم که مقادیر نزدیکتر را نشان می دهد برای  $t_{PLH}$  داریم

$$t_{PLH}(NR-2) \cong \frac{C_L(NR-2)}{\beta_p/2} \left[ \frac{2|V_{Tp}|}{V_{DD}-|V_{Tp}|} + \ln \left( \frac{4(V_{DD}-|V_{Tp}|)}{V_{DD}} - 1 \right) \right]$$

زمانی که خروجی یک می شود زمانی است که هر دو ترانزیستور یکی بسته باشد پس

بهترین حالت برای  $t_{PLH}$  زمانی است که هر دو ترانزیستور  $P, n$  روشن باشد که

در این حالت خروجی High می شود. هر مقدار بیشتر آمده بهترین حالت




خازن  $C_L$   
 بار خازن  $C_L$  اثر تراشه  $Bulk$  تراشه  $Bulk$  می

NMOS به زمین متصل شده  
 باشد و بار PMOS به  $V_{DD}$  وصل شده باشد در صورت

خازن بار مدار بصورت مدار خواهد بود، خازن بار بصورت زیر است:

$$C_L(NR-2) = 2C_{db,n} + 2C_{gd,n} + 2C_{gd,p} + 2C_{db,p} + C_{sb,p} + C_{int} + C_{in}$$

که بهترین حالت برای تراشه است که در این حالت ولتاژ خروجی در هر لحظه منتقل شود




برای گیت NAND

و تا برای آن زمان NAND دو ورودی بصورت زیر خواهد بود

اگر بخواهیم با این ترانزیستورهای گیت مشابه شکل دو ورودی خواهد شد

$$V_{th}(ND-2) = \frac{V_{tn} + 2 \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} - V_{tp})}{1 + 2 \sqrt{\frac{\beta_p}{\beta_n}}}$$

زیرا در این حالت تراشه  $P_{in}$  هر دو یکی هستند و بار  $P_d$  یکی یکی خواهد شد (در بهترین حالت)



خازن‌ها مدار NAND دو ورودی تیر  
 برای بهترین حالت که سگت  $V_A$  در انت  
 در نظر بگیریم، رابطه  $V_B$  از جنوری یک  
 با برعکس از خازن‌ها را در ورودی نشان می‌دهد.

$$t_{PHL}(ND-2) = \frac{C_L(ND-2)}{\beta_n/2} \left[ \frac{2V_{Tn}}{V_{DD}-V_{Tn}} + \ln \left( \frac{4(V_{DD}-V_{Tn})}{V_{DD}} - 1 \right) \right]$$

در بهترین حالت، دو برابر نسبت به یک هستد


$$t_{PLH}(ND-2) = \frac{C_L(ND-2)}{2\beta_p} \left[ \frac{2|V_{Tp}|}{V_{DD}-|V_{Tp}|} + \ln \left( \frac{4(V_{DD}-|V_{Tp}|)}{V_{DD}} - 1 \right) \right]$$

در بهترین حالت،

مقادیر فوق همگی در اینتر است به نسبت آمده است و در اینجا سعی داریم است که با  
 معادله‌ها سازگار از همان روابط مدار اینتر استفاده کنیم، مقادیر را در دست آوریم.  
**مثال:** مدار زیر را در نظر بگیرید. (فرض نمی‌کنند که بار در اینجا است مقادیری باشد  
 تا براتر نسبتی)

محاسبات بار اینتر در مدار را برای مدار زیر انجام دهید.





از آنجایی که مقادیر بار برابر را برابر اینتر  
 و بار معکوس می تیر قبلاً درست آمده است.

کافز است ترانزیستور معادل  $\frac{W}{L}$  آنرا  
 فقط در اینجا نیست که نوع


$$F = A(D+E) + BC$$

خروجی 0 است به لحاظ منطق بصورت زیر است.

معادل سازی به شدت به الگر (Pattern) وجود

بسیار دارد و اینکه کدام یک باشد یا چه فهم خواهد بود. در اینجا فرض بر این است

$$A = B = C = D = E = 1$$



که وجود هر چه یک باشد  
 می توان مدار را با یک

$$\left(\frac{W}{L}\right)_{EQ} = \frac{1}{\frac{1}{\left(\frac{W}{L}\right)_B} + \frac{1}{\left(\frac{W}{L}\right)_C}} + \frac{1}{\frac{1}{\left(\frac{W}{L}\right)_A} + \frac{1}{\left(\frac{W}{L}\right)_D + \left(\frac{W}{L}\right)_E}}$$

اینتر معادل کرد

$\frac{W}{L}$  معادل از رابطه فوق بدست می آید زیرا دو ترانزیستور B, C هر هکند یعنی

$\frac{L}{W}$  که با هم جمع می شوند و ترانزیستورهای D, E موازی هستند پس  $\frac{W}{L}$  سیان با هم


جمع می شوند چون با A برابر است.  $\frac{L}{W}$  با هم جمع می شوند و بالعکس  $\frac{W}{L}$  سیان

حال اگر تا آورده باشیم نبودند و یا ما توهم به شرایط مدار نخواهیم بهترین شرایط برابر مدار نسبت داریم. دیگر  $\frac{W}{L}$  معادل سرعت فوق نخواهد بود و با این دوباره محاسبه کرد و حتی در صورت نابرابری  $\frac{W}{L}$  نیز کمترین مقایسه را در نظر بگیریم

$F = A + BC$  مثال ۱


$= \overline{\overline{A + BC}} = \overline{\overline{A} \cdot (\overline{B + C})}$

از آنجا که همیشه تاکنون منطقاً در خصوص not داشتن برای ساختن منطق مشابه فوق



بر باید دوباره آنرا not کنیم و سرعت فوق در  
 داریم پس ترانزیستور را همیشه حالتها را قبل  
 در نظر بگیریم


وی لازم است هر دو را را جداگانه not کنیم  
 و مدار را برابر ورودیها not همه از دید مدارات  
 عملی استفاده کنیم



که اگر تعداد ترانزیستور را حساب کنیم مدار فوق دارای

۱۴ ترانزیستور دارد آیا می توان تعداد آنها را کم کرد؟

$$F = A + BC \rightarrow \bar{F} = \overline{A + BC} = \bar{A} \cdot (\bar{B} + \bar{C})$$



همه توان برای ساختن فونکشن بجای اینکه از دروازه ها

مثل استفاده کنیم بجای F, F-bar را میسازیم.

بنا بر این مدار به صورت ساده خواهد بود

و در نهایت یک گیت not در طرحی

کمتر از تعداد دروازه های دیگر است

۱. عندگاهش می باشد.

**نکته ۱۱** همه چیز در طراحی مدار به یکدیگر قطب بندی ندارد و برای کاهش فضای


استفاده شده گاهی اوقات روند طراحی نیز مهم خواهد بود.

حتی اگر در جای ذکر نشده باشد منبر طراحی باید به گونه ای باشد که کاهش

فضای استفاده شده یکی از بارهای طراحی خواهد بود.

Pass transistor logic      منطق ترانزیستور عبور

فرض کنید می خواهیم یک MUX دو در یک 2x1



سازیم

ابتدا آنرا به یک مدار منطقی مکرر طراحی کنیم

و سپس می بینیم اگر از ترانزیستور عبور استفاده کنیم

S	i0	i1	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

خروجی 0

خروجی 1

به صورتی منطقی خواهد بود


به کمک جدول کارنور - عبارت منطقی F بصورت زیر است:

$$F = \bar{S} \cdot i_0 + S \cdot i_1$$

اگر بخواهیم با منطق مکرر بسازیم


با در نظر گرفتن NOT کردن S، i0، i1

تعداد ترانزیستور 4 عدد خواهد بود





اگر میخواهیم به اکثر ترانزیستورهای عبور استفاده کنیم



بالک از نحوه کار ترانزیستورهای عبور

تعداد ترانزیستورهای به دو عدد کاهش پیدا کرد

در منطق ترانزیستور عبور، کمترها علاوه بر اینکه به گیت ترانزیستور

متصل شده است به ورودی هم وصل می شود. ولی در منطق ملک یک ورودی از  $V_{DD}$

و زمین تأمین می شود. در اینجا لزومی ندارد (یا فرض طبقه قبل).


اگر منطق به  $V_{DD}$  و  $GND$  وابسته باشد، منطق Restoring Logic گویند

و اگر منطق فقط به ورودی مرتبط باشد، منطق non Restoring Logic گویند

منطق ملک در گروه اول، منطق ترانزیستور عبور در گروه دوم قرار دارند

اگر بتوانیم از مشکل فضا اصال شده بگذریم، می توانیم تکنیکهای مشکل

مشکل مشکل "یک" خوب توسط NMOS را با مدار زیر




حل کنیم خروجی NMOS یعنی not بدست

گیت not شده و خروجی آن ترانزیستور PMOS را

می توانیم حل کنیم. از آنجائیکه PMOS، یک را خوب متصل می کند می تواند نقشه X را به یک خوب


تبدیل کند و در نقطه  $x$  تک نقطه داشته باشیم. برای ترانزیستور PMOS تری پلان  
 هر طریق بالا عمل نمود. مشکل منتقل شدن صفر را حل نمود.

Transmission Gate Logic      منطق گیت انتقال



این منطق در واقع یک سوئیچ CMOS است که بصورت مدار تکلیف زیر می باشد.


تفاوت در گیتند  $\phi$  و  $\phi$  که هم پهنای داشته باشند یعنی هر دو سوئیچ هم زمان قطع و هم زمان وصل می باشند.



مشکل که در ترانزیستور عبور در حالت

$V_{in} = V_{DD}$  بودن است که وقتی  $\phi = V_{DD}$  باشد

$V_{GS} > V_T$



ترانزیستور برابر است که پهنای خازن با نقطه  $V_{DD} - V_T$


می تواند بسیار شود زیرا ترانزیستور برابر است

مانند باید  $V_{GS} = V_T$  داشته باشد. ولی در منطق

گیت انتقال، جریان از هر دو ترانزیستور می گذرد چون هر دو روشن می شود و مقاومت

کمتر می شود (زیرا دو مقاومت موازی هستند) حتی دیگر وقتی  $V_o = V_{DD}$  می شود

Sunwood



وقتی ورودی بازم به سیگنال شود NMOS خاموش می شود

دری PMOS به دلیل اینکه  $V_{GS} < V_T$  اثر از  $V_T$   $V_o = 0$   $0 = V_{DD}$

کوچکتر است و ترانزیستورهای باقی می ماند و خروجی


با وجود اینکه با مقایسه بیشتر خازن شارژ می شود به  $V_{DD}$  خواهد رسید

اگر ورودی صفر شود و سیگنال در خروجی، خازن در خروجی شارژ می شود و جهت جریان  $D$  و  $S$  که

اصورت شکل فوق می شود و در اینجا وقتی خروجی  $V_T$  بود PMOS خاموش می شود و NMOS

بجای مساحت اتصال سگه ۲ برابر می شود و ۲ بار کنترل مکمل نیاز دارد


بصورت گیت انتقال بصورت یاد زیر شکل راه می شود



(در مدار منطقی)

حال اگر بخواهیم MAX قلی را با گیت انتقال سایریم

بشکل مدار این بصورت زیر خواهد بود:



البته اگر شکل مدار اتصال سگه وجود داشته

باشد، زیرا تعداد ترانزیستورهای مورد نیاز به دلیل نیاز به

برای ساخت هر گیت دیگر کفایت ذهنیت را با MUX منطبق کنیم یعنی مسئله

AND  
 $F = A \cdot B$

اگر بخواهیم یک گیت AND یا MUX و گیت عبور


A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

انتقال بسیاریم، بصورت زیر عمل می کنیم

چون ورودیها هم برای کنترل استفاده می شود و هم به عنوان

ورودی، می توانیم A را به عنوان کنترل استفاده کنیم و B

A	F
0	0
1	B



رایب عنوان ورودی

حال اگر جدول را نگاه

OR

$F = A + B$

کنیم می بینیم F در هنگامیکه A تغییر می کند چه وضعیتی است


A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

با مسئله اکثر گیت OR را بخواهیم به یک MUX بسیاریم

می بینیم F در هنگامیکه تغییر A، چه وضعیتی دارد پس جدول

بصورت زیر در خواهد آمد و مدار آن بصورت زیر خواهد


A	F
0	B
1	1



A به عنوان کنترل B ورودی

حال اگر بخواهیم به یک گیت انتقال مدار را بسیاریم بصورت زیر خواهد بود  
Sunwood






چون خود منطق در مثل آن قابل دسترسی است (NAND, AND)

برای کم کردن تعداد ترانزیستور به عدد اینکه PMOS، منطق یک را خوب

منتقل می کند و ورودی همیشه است در سافت این می توان به شکل مدار است انجام

آن تعداد ورودی که بیش از ۲ باشد، و می شد ۴ باشد می توان از ۳



عدد MUX ۲ به ۱ استفاده نمود

تا یک MUX 4x1 به دست آید

به همین روش می توان MUX ۸ یا ۱۶

در یک راستی

بنا، منطق زیر را با منطق کیت اتصال پیاده ساز کنید


حل: با توجه به اینکه هر ترانزیستور یک ورودی دارد،

$$F = \bar{A}(\bar{B} + \bar{C}) + A\bar{B}C$$

A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

یک ورودی دارند و یک خط کنترل در ضمن مدار کیتی روی کار بدین صورت است که یکی از ورودی را به عنوان ورودی در نظر میگیریم بنابراین جدول درستی را به عنوان جدول درستی دوبار نوشت و از یک  $4 \times 1$  MUX استفاده کنیم.

AB	F
00	$\bar{C}$
01	1
10	C
11	0



حال متاسفانه با ورودیها این که همیشه  $\bar{C}$  یا همیشه 1 همیشه می توان کیت اتصال مربوط را تبدیل به ترانزیستور PMOS, NMOS نمود تا مدار ساده تر گردد

منطق شبه NMOS بعداً توضیح داده می شود.

فراستاد طراحی مدارهای CMOS



برای مثال محل اتصال ترانزیستور در مدار ۲ سوئیچ وجود دارد

۱- رایفراک سلیه ای ابعاد و اندازه مدار stick Diagram


۲- جایابی layout ابعاد و اندازه در ۲ بعد وجود دارد layout

برای استفاده از هر کدام از اینها باید یک سری نماد و نشانه خاص برای رسم مدار وجود دارد:

۱- رایفراک سلیه ای




دیگرم سلیه اینورتر NMOS با یک خطه اری




$V_{DD}$  در سبب بافتل مشخص می شود حال برای اتصال در اثر لیتو می توان از یک منطقه استفاده کرد (مثلا نوزده در اینجا)


دیگرم سلیه اینورتر CMOS



در یک لیتو کردن ترانزیستور یک بگی به سبب آن در دو سبب می توان در فریق لیتو از یک



رابطه گرافیک انتیگرافیک NOR دو ورودی



برای ایجاد مدار گرافیک انتیگرافیک نیاز داریم که تغییرات لازم  
 کاربردی آن می دهند مدار گرافیک انتیگرافیک در تمام n دارند یک اتصال توسط قریب یک نام n  
 استفاده می کنند. سپس مدار را با دو ورودی انجام می دهند.

Layout

۲- جانمایی

در جانمایی، مدارات بصورت گرافیک انتیگرافیک می آید در ۲ بعدی ایجاد می آید که تغییرات  
 به جانمایی لازم است از یک سری قواعد پیروی کنیم:

قواعد جانمایی:

صرفاً بر اساس میکرو متر

Micron Based

بر اساس میکرو متر

Min - Feature = 2μ

λ - Based

بر اساس λ

این قواعد شامل بخشهای زیر می شود:


- کمترین چگالی


- کمترین فاصله

- کمترین محدوده


- کمترین سیگنل

در جابجایی تیر قواعد رنگی (یا خاکستری) برای رسم مدارات استفاده می شود:


نغز n+  خاکستری کم رنگ


نغز p+  خاکستری کم رنگ

well  چاه

Metal-1 

Metal-2 

via, contact  اتصال بین لایه مختلف با فلز سیاه رنگ




Active  حای که تراکتور لایه ساخته می شود

poly  در برگه یک NAND دو ورودی است.

مطالب و محاسن قواعد جابجایی

در این صفحه ۴ شکل به یک گیت NAND دو ورودی است که شکل مدار و پلان آن

مدار آن بصورت زیر است



بار اتریکی حجم در مدار کی مجتمع و یکپارچه که به وضعیت جاری بگنجد بسیار کند:

- سرعت (تاخیر)

- توان مصرفی


- فضای اشغال شده

سیرکی طراحی شده مقاومت، خازنی ایجاد می کند که بر روی سرعت (تاخیر) مدار

یکپارچه اثر می گذارند. همچنین فضای اشغال شده نیز در طراحی سیرکی مهم هستند.

Sheet Resistance

مقاومت ورقه ای



مقاومت یک قطعه به چه چیزی بستگی دارد؟

۱- جنس قطعه - مقاومت مخصوص

۲- طول و سطح مقطع

$$R = \rho \frac{l}{A} = \rho \frac{l}{w \times t}$$

مقاومت مخصوص

صحات توسط تکنولوژی مشخص می شود.




اگر مقادیر از قطعه را جدا کنیم به گونه‌ای که طول عرض آن با هم برابر باشد یعنی  $l = w$  در این صورت مقادیر نسبت آفده را مقادیر ورقه‌ای می‌نامند که مقدار آن فقط به جنس و ضخامت بستگی پیدا می‌کند.

مقاومت مخصوص به جنس بستگی دارد  $R_s = \frac{\rho}{t}$  (نسبت) همان تصویر از بالای دیده شده است.  $\rho$  ضخامت که توسط تکنولوژی مشخص می‌شود

مثال: برای تکنولوژی  $2\lambda = 1\mu m$  مقادیر مقادیر بر مربع لایه‌ها مختلف از جدول زیر بدست می‌آید:

لایه	$\rho/t$
Metal 1,2	0.05
n-type Diff	2
p-type Diff	2
poly silicon	4
NMOS channel	6k
PMOS channel	15k

بنابراین اگر اندازه لایه مورد نظر را داشته باشیم می‌توانیم تعداد  $\square$  کماکان را بشماریم و مطابق شکل جدول فوق مقدار مقادیر مقادیر لایه را بدست آوریم.




مسئله: یک poly با گندلری 1 μm دایره

$$\Rightarrow R = R_s \left( \frac{19\lambda}{3\lambda} + \frac{11\lambda}{4\lambda} + \frac{19\lambda}{3\lambda} \right) = 91.42 \lambda^2$$

$$4 \frac{R}{\square}$$

تعداد گندل هر قسمت

مقدار مقاومت بر حسب مربوط به poly در گندلری 1 μm



محاسبه مقاومت کانال ترانزیستور

در رابطه جریان ترانزیستور (شکل در اسباج) دایره:

$$I_D = \frac{k}{2} \cdot \frac{W}{L} (V_{GS} - V_T)^2$$

$\frac{W}{L}$  با جریان متناسب است. هر چه  $\frac{W}{L}$  بزرگتر باشد، هدایت بیشتر است

بنابراین مقاومت با  $\frac{L}{W}$  متناسب خواهد بود. بنابراین:


$$R = R_s \cdot \frac{L}{W}$$

مسئله:  $W = 2\lambda$ ,  $L = 2\lambda$  بنابراین:

$$R = R_s \begin{cases} \rightarrow \text{NMOS} : R = 6k \\ \rightarrow \text{PMOS} : R = 15k \end{cases}$$


بنابراین تفاوت ترانزیستور در برابر یکدیگر مشخص خواهد شد.

مسئله ۱: L و R نسبت نگه داریم، L را افزایش دهیم،  $L = 8\lambda$ ,  $w = 2\lambda$




$$\Rightarrow R = R_s \frac{L}{w} = R_s \frac{8\lambda}{2\lambda} = 4 R_s$$

مسئله ۲: L و R نسبت نگه داریم، w را افزایش دهیم،  $L = 2\lambda$ ,  $w = 8\lambda$



$$\Rightarrow R = R_s \frac{L}{w} = R_s \cdot \frac{2\lambda}{8\lambda} = \frac{1}{4} R_s$$

مسئله ۳: مقاومت کمترین مقدار می باشد،  $\frac{L}{w}$  را کم کنیم



→ Min figure →


$$\frac{L_{pu}}{w_{pu}} = \frac{8\lambda}{2\lambda}$$

$$\frac{L_{pd}}{w_{pd}} = \frac{2\lambda}{8\lambda}$$

$$\Rightarrow R_{pu} = 4 R_s = 24 \text{ k}\Omega$$

$$\Rightarrow R_{pd} = \frac{2\lambda}{8\lambda} \cdot R_s = 6 \text{ k}\Omega$$

مثال: مقایسه فرکانس تیوندی یک اینفرتور CMOS با دیسیست آدرید (ابعاد یکسان)



$$\frac{L_{p.u.}}{W_{p.u.}} = \frac{2\lambda}{2\lambda} \Rightarrow Z_{p.u.} = R_s \cdot \frac{L}{W} = 15 \text{ k}\Omega$$

$$\frac{L_{p.d.}}{W_{p.d.}} = \frac{2\lambda}{2\lambda} \Rightarrow Z_{p.d.} = R_s \cdot \frac{L}{W} = 6 \text{ k}\Omega$$

مشاهده می شود که با ابعاد یکسان کانال مقایسه فرکانس تیوندی PMOS حدوداً 2.5 برابر مقایسه فرکانس تیوندی NMOS می باشد.

تبدیل این موهنج عنوان شد که چون mobility الکترونها 2.5 برابر مقایسه فرکانس تیوندی حوزه است. مقایسه فرکانس تیوندی NMOS حدود 2.5 برابر مقایسه فرکانس تیوندی PMOS می باشد.

نکته: اگر مقایسه فرکانس تیوندی PMOS، P.d. یکسان نباشد، شمار در شمار جان برابر دلیل بالا با مقایسه فرکانس تیوندی انجام نمی شود. یعنی زمانها سوئیچینگ مقایسه فرکانس تیوندی نخواهد بود. برابر اینکه این زمانها یکسان شود، کافی است که مقایسه فرکانس تیوندی PMOS را حدود 2.5 برابر مقایسه فرکانس تیوندی P.d. در نظر بگیریم. تا مقایسه فرکانس تیوندی 2.5

کاهش پیدا کند. مقایسه فرکانس تیوندی در مسجدها زمان اتفاق می افتد.

در این صورت که گوییم تراژکتوری که بصورت Match یا تطبیق یافته انجام  
مکروه ام.


23.0

محاسبه خازن بار بصورت عددی با استفاده از تکنولوژی:

خازن از دو صفحه که یک عایق میان آنها باشد، تشکیل می شود.

فرض بر این است که صفحه زیرین زیرین باشد و صفحه بالایی هر لایه نسبت به زیرین

که با عایق جدا شده باشد. و عایق  $SiO_2$  است.



در حالت کلی خازن به چه چیزی می تنگ دارد؟

۱- ضخامت لایه،  $\epsilon$ ، ضریب دی الکتریک ماده

۲- ضخامت اکسید

۳- مساحت صفحه

خازن واحد سطح  
$$C = \epsilon \frac{A}{d} \Rightarrow \frac{C}{A} = C_u = \frac{\epsilon}{d}$$

اگر از خازنی صفحه بالایی نسبت به زیرین با  $C_{area}$  بنامیم برابر است با ۱

$$C_{area} = C_u \times W \times L$$

نکته: به لحاظ ضخامت صفحه بالایی ترینک اثر خازنی ایجاد خواهند کرد که به

آن خازن لبه یا Cfrige گویند. که یک خازن واحد طول خواهد بود

$$C_{frige} = C_e (2(w+L)) \quad (\text{مطلوبه صفحه قبل})$$

خازن واحد طول

بنابراین خازن کل برابر است با:

$$C_t = C_{area} + C_{frige}$$

برای لایه‌های مختلف مانند پلی‌سیلیکون یا فلز که ضخامت لایه ضعیف‌تر است،

معمولاً خازن واحد سطح به گونه‌ای داده می‌شود که تقریباً با ضرب در مساحت،

مقدار  $C_e$  بدست می‌آید. برابر دو ناصبه نمی‌توان از ضخامت صرف نظر نمود:

\* ناصبه نفوذ: مقدار ضخامت ناصبه نفوذ آنقدر زیاد است که نمی‌توان فقط

خازن کف را محاسبه نمود و باید خازن محیط را نیز محاسبه کنیم.

مثال: ظرفیت لایه‌های مختلف برای تکنولوژی  $1.3\mu m$   $2\lambda = 1.3\mu m$  بر حسب  $f/F/\mu m^2$

$$f = 10^{-15} \text{ فمتو}$$

از جدول زیر بدست می‌آید:

برای گیت در زیر پلی یک اکسید نازک قرار دارد. منظور از گیت پلی است که زیر آن

Sunwood

اکسید نازک قرار دارد.

$\rightarrow$  قیمت =  $10^{-15}$

طرفیت	$FF/\mu m^2$
گیت PMOS/NMOS	1
ناصیه نوز area	0.8
ناصیه نوز polysphery	0.3 $\frac{FF}{\mu m}$
polysilicon	0.1
Metal 1	0.05
Metal 2	0.02

کف  $\rightarrow$  قیمت  $\rightarrow$  خازن و امد طول


که جدول فوق برابر تکنولوژی گیتی مختلف متفاوت خواهد بود

مسئله (برگ A4) مقاومت کانال و ظرفیت خازنی و عددی خروجی را بدست

آوردید (فرض تکنولوژی  $1 \mu m$  است) گیت NAND

مفاصل درین و سورس ، طول کانال چه باشد  $\rightarrow$  در برابر نسبت

جایی که درین و سورس مقابل هم قرار گرفته اند عرض کانال  $\rightarrow$  در برابر نسبت



$$R_n = R_s \cdot \frac{L}{W} = 6k \cdot \frac{2\lambda}{4\lambda} = 3k \Omega$$

→ NMOS

مقاومت ورقه‌ای  $R_s$

$$R_p = R_s \cdot \frac{L}{W} = 15k \cdot \frac{2\lambda}{4\lambda} = 7.5k \Omega$$

→ PMOS

ورودی هر مدار poly می باشد که فقط در دو ناحیه روی اکسید نازک قرار گرفته است که گیت تراشه نیز را ساخته است. وی بقیه آن روی اکسید نازک نیست. بنابراین خازن ورودی شامل دو بخش است: خازن گیت و خازن poly (که وقتی poly روی اکسید نازک قرار می گیرد، خازن گیت می شود)

$$C_{in} = C_{gate} + C_{poly}$$

که هر دو در به دو عدد گیت متصل است پس

$$C_{gate} = 2 \times C_u \times L \times W = 2 \times 1 \frac{fF}{\mu m^2} \times 2\lambda \times 4\lambda$$

چون تکنولوژی  $1 \mu m$  است یعنی  $2\lambda = 1 \mu m$  و  $\lambda = 0.5 \mu m$  پس خازن گیت

$$\Rightarrow C_{gate} = \dots = 4 fF \quad \text{برابر است با:}$$

خازن poly یعنی مابقی poly باقی مانده که با عرض  $2\lambda$  و طول  $(40\lambda - 2 \times 4\lambda)$

$$C_{poly} = 0.1 \frac{fF}{\mu m^2} \times 2\lambda \times (40\lambda - 2 \times 4\lambda) = \dots = 1.6 fF$$

Sunwood

$$\underbrace{C_u}_{Cu} \quad \underbrace{W}_W \quad \underbrace{32\lambda}_L$$



بنابراین خازن هر کدام از ورودی کم

$$C_{in} = 4 \text{ fF} + 1.6 \text{ fF} = 5.6 \text{ fF}$$

خازن خروجی، یعنی خازن ناهمب  $F$  که یک لایه فلزی است که از یک

طرف با یک کنتاکت به ناهمب نفوذ  $P$ ، از طرف دیگر با یک کنتاکت به ناهمب

نفوذ  $n$  متصل شده است. بنابراین خازن این ناهمب، از ۳ خازن تشکیل

شده است: ۱- خازن ناهمب نفوذ  $n$ ، ۲- خازن ناهمب نفوذ  $P$ ، ۳- خازن Metal

$$\rightarrow C_{out} = C_F = C_{p, diff} + C_{n, diff} + C_{Metal}$$

در محاسبه خازن ناهمب نفوذ، باید کمی وقت کنیم زیرا باید نوع خازن محاسبه شود

۱- خازن مساحت ۲- خازن محیط

برای محاسبه خازن مساحت باید وقت کنیم که کل ناهمب نفوذ را باید در نظر

گیریم و نه فقط مساحت زیر فلز یعنی  $4\lambda \times (4\lambda + 1\lambda + 1\lambda)$  مساحت ناهمب نفوذ عرض طول

$$C_{p, diff} = C_u \times W \times L + C_u \times \text{محیط}$$

$$= 0.8 \frac{\text{fF}}{\mu\text{m}^2} \times 4\lambda \times 6\lambda + 0.3 \frac{\text{fF}}{\mu\text{m}} (2(4\lambda + 6\lambda)) = 7.8 \text{ fF}$$

Sunwood

مساحت ناهمب نفوذ

$$C_{n,diff} = C_u \times W \times L + C_d \times \text{تعداد}$$

$$= 0.8 \frac{pF}{\mu m^2} \times 4 \lambda \times 5 \lambda + 0.3 \frac{pF}{\mu m} (2(4 \lambda + 5 \lambda)) = 6.9 pF$$

برای محاسبه خازن Metal کافی است مساحت باقیمانده فلز خروجی را به نسبت آورده در خازن واحد سطح ضرب کرد:

$$C_{Metal} = C_u \times W \times L = 0.05 \frac{pF}{\mu m^2} (4 \lambda \times 4 \lambda + 12 \lambda \times 3 \lambda + 3 \lambda \times 4 \lambda)$$

$$= \dots = 0.8 pF$$

بنابراین خازن خروجی برابر است با:

$$C_{out} = C_F = C_{p,diff} + C_{n,diff} + C_{Metal} = \dots = 15.57 pF$$

که این مقدار را برای محاسبات زمانی می توان استفاده کرد.

**نکته:** روش استفاده شده در مثال فوق یک روش تقریبی است و از میزان

خازنهای تخمین زده می شود زیرا ظرفیت خازنهای حساب شده مربوط به لایه های

مختلف به زیر بنا می باشند در صورتیکه ممکن است برخی لایه های از لایه های دیگر

عبور کنند مثلاً فلز خروجی از زیر poly عبور داده شده است که می آید

وجود دارد که یک خازن بوجود آمده است یعنی خازن لایه **Sunwood**

نسبت به یکدیگر در اشیاء در نظر گرفته نشده است.

از طرف دیگر محاسبه ظرفیت خازنها از روی شکل هندسی صورت گرفته است.

که منظم است در صورتیکه در عمل و واقعیت شکل (شکل لوزی) منظم نیست و نامنظم است.

وجود دارد و مربع و مستطین را در نظر خواهد بود.

نتیجه: در نقشه شماتیک مداري اتصالات بین قطعات خازنی ایجاد نمی کنند و می

در layout آن مشاهده شد که حتی اتصالات فلزی بین اجزای مدار نیز

ایجاد خازن خواهند نمود. ← نتایجی که از شبیه سازی و مدلسازی شماتیک

مدار گرفته می شود نتایج واقعی نیست و پاتی layout یکبارگی سازگاری نمود.

اتصال بین دو مدار نیز هم به لحاظ مقایسه و هم به لحاظ خازن اهمیت بسیار کم است.

\* قدم بعدی بعد از محاسبه خازنها، مقایسه است که، محاسبه تأخیر می باشد.

محاسبه تأخیر:


برای محاسبه تأخیر، مدارها را مختلف وجود دارد که می توانست تأخیر را بطور بی

و تقریبی برای مدارات مختلف محاسبه نماید.

## - مدل زمانی RC یا مدل LMOR

با محاسبه مقادیرها و خازن‌ها و مدار، می‌توان مقایسه بین تریه‌ها و خازن‌های

هر گره نسبت به زمین را بدست آورد. برای مثال:



با فرض اینکه ظرفیت خازنی تمام

گره‌ها را محاسبه نموده ایم.

طبق مدل زمانی RC یا LMOR زمان تأخیر برای هر مسیر از نظر تریه

بدست می‌آید.

$$t_{delay} = \sum_k R_{ik} \cdot C_k$$

RC را با هم جمع می‌کنیم.  $k$  شماره گره است: تأخیر گره صفر تا گره ۳


$$t_{delay}_{0 \rightarrow 3} = R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + R_3) C_3$$

یعنی برای محاسبه هر خازن، ظاهراً بقیه خازن‌ها و مدار با هم هستند. فقط مقادیرهای

مسیر را در نظر می‌گیریم.

$$t_{delay} \rightarrow 5 = R_1 C_1 + (R_1 + R_4) C_4 + (R_1 + R_4 + R_5) C_5$$

تاخیر از لحاظ صورتی  $\rightarrow$  ج  
 در مدارات دیجیتال و منطق مقاومت کانال و ظرفیت خازنی گرفته که باید است  
 فرکانس  $\rightarrow$  تاخیر را محاسبه می کنیم



سوال: تاخیر را در مدار زیر محاسبه کنید  
 $t_{PHL}, t_{PLH}$  در نقطه Z


حل:

برای محاسبه  $t_{PHL}$  در نقطه Z یعنی هنگامی که خروجی Z از High به Low برود  
 در این حالت یعنی F از Low به High برود. بر ابتدا تاخیر Low به High نقطه F  
 را باید حساب کنیم و سپس تاخیر High به Low نقطه Z که مجموع دو تاخیر خواهد  
 بود. در قسمت اول مدار، بدترین حالت را که در آن فقط یک ترانزیستور  
 PMOS درین است را در نظر می گیریم. که مقاومت  $R_p$  دارد و از طریق آن

Sunwood خازن نقطه F (که در مثال قبل محاسبه شد) شارژ می شود.

در قسمت نون مدار وقتی ورودی آن high می شود ترانزیستور NMOS روشن می شود  
 بنابراین یک مقاومت  $R_n$  داریم که خازن  $C_E$  از طریق آن دشوار می شود.

یعنی مسیر RC بصورت زیر خواهد بود




$$\Rightarrow t_{pHL}(z) = R_p \cdot C_f + R_n \cdot C_e$$

که در این محاسبه مقاومت و خازن در قسمت قبلی توضیح داده شد که باید است که با دانستن  
 layout می توان مقادیر  $R, C$  را بدست آورد و سپس تأخیر مورد نظر را  
 محاسبه می کنیم.

برای محاسبه  $t_{pHL}$  در قسمت اول مدار باید ترانزیستورهای را ببینیم و ببینیم که  
 خازن  $C_f$  از طریق هر دو دشوار می شود. و عرض  $F$  به  $W$  مسا می رود یعنی  
 دو مقاومت  $R_n$  که با هم برابر شده اند که خازن  $C_f$  از طریق آنها دشوار می شود.  
 خازن  $C_f$  از مجموع خازنهای ناهمگونی + خازن Metal بدست می آید در

نقطه که ترانزیستور ناهمگونی وجود دارد حتی اگر **Sunwood**


Metal هم وجود نداشته باشد، یک خازن هم در نقطه L وجود دارد که



Cd نامیده می شود. و برابر خازن ناصبه نفوذ ترانزیستور می باشد.

برای قسمت دوم مدار هم وقتی ورودی وصل شود ترانزیستور بالایی روشن است و

خازن Cx از طریق مقاومت Rp ترانزیستور PMOS شارژ می شود:



$$\Rightarrow t_{PLH}(Z) = R_n C_d + 2R_n C_x + R_p C_x$$

در منطق مگن دیده شد که منطق فقط به نحوه اتصال ترانزیستور بستگی دارد و به

اندازه آنها بستگی ندارد یعنی Ratio less است. ولی در اینجا دیده شد که زمانهای

تاخیر به ابعاد و اندازه بستگی دارد.

برای اینکه در یک مدار منطق ابعاد را بطور نسبی تعیین کنیم، می توانیم برای هر

دوشکل P.d, P.u یک جریان کسبانی در نظر بگیریم که مشابه یک اینورتر

باشد که موجب شود  $t_{PLH}$  و  $t_{PHL}$  مقایسه گردد.

بنابراین نکات مختلف برای طراحی خواهیم داشت: اینکه نقطه آستانه منقطع در کجا قرار گیرد؟ (وسط صفر و  $V_{DD}$  باشد؟) و جریان راه انداز مدار چه مقدار باشد

همه اهمیت دارند.

در مدار اسنووتر برابر اینکه مقادیر  $R_n$  و  $R_p$  یکسان باشد تا زمانها سوئیچینگ متعادل

باشد، داریم که اگر  $p.d = \frac{2\lambda}{4\lambda} \left(\frac{L}{W}\right)$  باشد، بایستی  $n.u = \frac{2\lambda}{10\lambda} \left(\frac{L}{W}\right)$  یعنی ۲،۵ برابر

مقدار  $p.d$ ، که مقادیر  $R_n$  و  $R_p$  با هم برابر گردند.

بنابراین مبنای مدار برای جریان راه انداز، مدار اسنووتر در نظر می گیریم و هر

مداری را که می خواهیم طراحی کنیم به گونه ای در نظر می گیریم که جریان راه انداز آن

معادل یک اسنووتر با این ابعاد که تراشه اسنووتر در سطح تطبیق یافته هم باشد قرار گیرد.

**مسئله:** یک گیت NAND چهار ورودی را به گونه ای اندازه گذاری کنید که جریان

راه انداز گیت معادل یک اسنووتر با همین ابعاد باشد.


$$\text{یعنی مثلاً } \left(\frac{L}{W}\right)_{p.d} = \frac{2\lambda}{4\lambda} \text{ و } \left(\frac{L}{W}\right)_{n.u} = \frac{2\lambda}{10\lambda}$$

۵

در گیت NAND وقتی می خواهیم خازن خروجی را شمارش کرد باید تا آن تراشه اسنووتر

مثلاً  $p.d$  روشن باشد. بنابراین کل مقادیر این مسیر باید **Sunwood**





با مقارنت یک ترانزیستور با ابعاد  $\frac{L}{W} = \frac{2\lambda}{4\lambda}$

برابر باشد. وقتی مقارنتها را با هم جمع می‌کنیم

یعنی  $\frac{L}{W} > 4$  را باید با هم جمع کنیم یعنی

$$\frac{L}{W} = \frac{2\lambda}{4\lambda} = \frac{L}{W} = \frac{2\lambda}{4\lambda} = 4 \left( \frac{L}{W} \right)$$

$$\rightarrow \frac{L}{W} = \frac{2\lambda}{16\lambda} \rightarrow \text{ابعاد هر یک از ترانزیستورهای P.d}$$

در شبکه P.d چهار ترانزیستور داریم که می‌خواهیم مقارنت آنها با مقارنت یک

ترانزیستور P.d مدار اسویچر برابر باشد یعنی  $\frac{2\lambda}{10\lambda}$ . در این حالت بهترین حالت

را در نظر می‌گیریم که در آن نقطه یک ترانزیستور روی باشد که در آن مسیر

مقارنت هم در آن زمان اتفاق می‌افتد. پس ابعاد هر کدام از ترانزیستورهای

$$P.d \text{ باید برابر } \frac{2\lambda}{10\lambda} \text{ باشد.}$$

به بعضی نسبت برابر الی و در دیگر که باعث می‌شود تعداد مسیر ترانزیستورهای P.d


کمتر شود. باعث کاهش مقارنت شده و زمانها را تاخیر کمتر از این حالت خواهد بود

مسئله ۱ مدارهای را بر اساس منطق زیر بسازید و ترانزیستورهای آن را به گونه‌ای

اندازه‌گذاری کنید که جریان راه انداز آن معادل جریان راه انداز گیت یک

اینفوزتر با ابعاد فوق باشد:

$$Z = A + B(C + D)$$




برابر شد  $P_{d}$  بهترین حالت برای روشی است

ترانزیستور که زمانی است که یا C, B روشی

باشد یا D, B. بنابراین بهترین حالت،

حالتی است که در آن مقاومت دو ترانزیستور C, B



باید ترانزیستور  $P_{d}$  برابر باشد

$$2 \left( \frac{L}{W} \right)_{B,C} = \frac{2\lambda}{4\lambda} \Rightarrow \left( \frac{L}{W} \right)_{B,C,D} = \frac{2\lambda}{8\lambda}$$

چون این مسیر با مسیر که فقط ترانزیستور A روشی

باشد، برابر است (از لحاظ مقادیر، جریانی) ۱

برای high نمودن خروجی بهترین حالت زمانی است

$$\Rightarrow \left( \frac{L}{W} \right)_A = \frac{2\lambda}{4\lambda}$$

که از مسیر ترانزیستورهای A, C, D در شبکه P.u ضامن خروجی سگرو گردد

Sunwood  $\Rightarrow 3 \left( \frac{L}{W} \right)_{A,C,D} = \frac{2\lambda}{10\lambda} \Rightarrow \left( \frac{L}{W} \right)_{A,C,D} = \frac{2\lambda}{30\lambda}$

اگر از مسیر ترانزستورهای A, B ترانزستورهای سردی شمارو کردیم، نباید تعجبی در عرض انجام کردیم بنابراین مقدار  $\frac{L}{W}$  ترانزستور B با  $\frac{L}{W}$  ترانزستور C, D

$$\left(\frac{L}{W}\right)_B = 2 \left(\frac{L}{W}\right)_{C,D} = 2 \times \frac{21}{308} = \frac{21}{154}$$

باید یکسان باشد یعنی

در این مدل RC اندازه مقادیرها، خازنها از روی layout به دست می آید این بهین یعنی است که همانا باید جایابی انجام شود تا بتوان اندازه خازن و مقادیر را بدست آورد.

خوبی مواقع می آید که لازم است قبل از ترسیم layout، تخمین از مقدار تاخیر داشته باشیم.


- مدل تاخیر:

این مدل برای حالتی که layout هنوز هم نشده است و جایابی صورت نگرفته است مناسب می باشد. (یعنی بدون در نظر گرفتن جایابی) برای این حالت مقادیر را مقادیر کانال ترانزستور در نظر می گیریم که به جایابی

و layout بهتر ندارد و با دانستن L و W قابل محاسبه است. Sunwood

برای محاسبه خازن، فرض کنیم که خروجی مدار منطقی مورد نظر به یک مدار منطقی دیگر متصل شده است و از آنجا که خازن گیت طبقه بعدی قدر بزرگ است که خازن ناهمبند نیز، Metal در مقابل آن قابل صرف نظر کردن می باشد. پس بنابراین مقاومت، برابر مقاومت کانال، برابر خازن، خازن گیت طبقه بعدی در نظر

(3.1)



می کنیم  
 فرض خواهیم که تأخیر انتشار را از نقطه A تا B محاسبه کنیم. مدار اینورتر در شکل مشخص بار

را بازی می کند. فرض می کنیم اندازه تا کمتر است و برابر با هم در برابر  $\frac{2\lambda}{4\lambda}$  باشد و تطبیق یافته نباشد. فرض خواهیم که تأخیر انتشار را حساب کنیم.  $t_p = ?$

$$\Rightarrow t_p = \frac{t_{PHL} + t_{PLH}}{2}$$

برای محاسبه  $t_{PHL}$  از A به B وقتی از High به Low می رود باید تراژتری PMOS خاموش باشد، تراژتری NMOS روشن باشد. پس مقایسه، مقایسه تراژتری NMOS، خازن اثر شامل خازن گیت NMOS مدار دوم و خازن گیت

Sunwood PMOS مدار دوم خواهد بود

از طرفی خازن گیت برابر در ترانزیستور که اندازه یکسان دارند چه NMOS باشد، چه PMOS برابر است.

$$t_{PHL} = R_n \times 2 C_g = 2 R_n \cdot C_g$$

A → B

برای  $t_{PLH}$ ، ترانزیستور PMOS در گیت است و ترانزیستور NMOS خازن

در دسترس است. برای خازن ها که تفاوتی ندارد. در این حالت نیز ۲ خازن  $C_g$  خواهیم

داشت. برای مقایسه، می دانیم که مقایسه ترانزیستور PMOS و NMOS با هم

برای نسبت  $\mu_n / \mu_p$  ضریب ۲.۵ تفاوت دارند. پس

$$t_{PLH} = R_p \times 2 C_g = 2.5 R_n \times 2 C_g = 5 \cdot R_n \cdot C_g$$

A → B

طبق تعریف داریم


$$\Rightarrow t_p = \dots = 3.5 R_n \cdot C_g$$

حال اگر ابعاد ترانزیستور را تغییر دهیم (زیاد کنیم)، نسبت منظور از ابعاد، زیاد

کردن  $W$  است و معمولاً  $L$  را ثابت در نظر می گیریم.

اگر  $W$  ترانزیستور را  $n$  برابر نسبت افزایش دهیم، یعنی  $\frac{L}{W} = \frac{2.1}{8.2}$  در نظر بگیریم

و عرضی را نیز  $n$  برابر نسبت  $W$  را بیشتر کنیم، متصلاً خواهیم




حال اگر بخواهیم مقاومت حرارتی در این مدار را حساب کنیم، می دانیم که با افزایش مقاومت حرارتی به ۲ برابر، مقدار مقاومت حرارتی نصف خواهد شد (نسبت به حالتی که  $\frac{L}{W} = \frac{2\lambda}{4\lambda}$  بود) در مورد گیت چون مساحت در برابر مساحت گیت نیز در برابر خواهد شد بنابراین ۱

$$t_{PHL} = \frac{R_n}{2} \times 2 (2C_g) = 2 R_n \cdot C_g$$

$$t_{PLH} = \frac{R_p}{2} \times 2 (2C_g) = 2.5 R_n \cdot C_g$$

$$\Rightarrow t_p = 3.5 R_n C_g$$

حال فرض می کنیم همواره در مدار تطبیق یافته باشد:



یعنی ایجاد حرارتی در سرعت زیر باشد:

در مورد خازن ترانزیستور، خازن ترانزیستور NMOS معادله برابر  $C_g$

خواهد بود و می اندازد خازن ترانزیستور PMOS طبقه ششم برابر  $2.5 C_g$

خواهد بود زیرا  $W$  آن ۲.۵ برابر  $W$  ترانزیستور NMOS می باشد بنابراین

$$t_{PHL} = R_n (C_g + 2.5 C_g) = 3.5 R_n C_g$$

برابر حالت  $t_{PLH}$  داریم

$$t_{PLH} = R_p (C_g + 2.5 C_g)$$

خازنهای تقارنی با حالت قبل ندارد و چون ترانزیستور تقارنی می باشد

مقدار  $R_p$  با  $R_n$  برابر است پس بنابراین

$$t_{PLH} = R_n \times (C_g + 2.5 C_g) = 3.5 R_n C_g$$

در نهایت مقدار  $t_p$

$$t_p = 3.5 R_n C_g$$


واحد تأخیر  $t_p$

مقدار  $3.5 R_n C_g$  که در مدار بسیار فرکانس بسیار آمده به نام واحد تأخیر  $t_p$

نامگذاری هرستور. و این مدل تأخیر را مدل تأخیر  $t_p$  می نامیم Sunwood

اگر طول ترانزیستور را حداقل در نظر بگیریم و از خازن‌ها هیچ چیزی و ناهم نوز  
 صرف نظر کنیم. یک ایستوری که ایستور سیم را راه انداز کند، تا چیزی  
 به ابعاد ترانزیستور بنگد ندارد.

حال اگر اندازه ایستور راه انداز را سیم ابعاد در نظر بگیریم و ایستور بار را اندازه  
 اثر (یعنی مقدار  $W$ ) را ده برابر در نظر بگیریم:



ایستور بار      راه انداز min

بنابراین مقدار  $t_p$  برابر است با ۱

$$t_p = 10 \tau \quad , \quad \tau = 3.5 R_n C_g$$

$A \rightarrow B$

علت ۱ ↓

زیرا در مدار راه انداز به علت سینی متولد بودن اعاده مقدار مقاربت کامل ترانزیستور

تغییر پیدا نمی کند. و در وقت  $W$  ترانزیستور بار را ۱۰ برابر کنیم یعنی خازن‌ها  
 بار ۱۰ برابر بزرگتر شده اند.


حال اگر مقدار ایستور راه انداز را تغییر دهیم. یعنی سگد داشته باشیم،






زیرا به علت در برابر شدن ابعاد ایندتر، راه انداز، مقایسه ترانزیستور نصف می شود.

برای ایندتر کردن موازی تر چون خازن کمتر با هم موازی می شود، با هم جمع خواهند شد یعنی باید برای مدار زیر داریم ۱



موازی ۱ برابر حالت زیر ۱




$t_p = 10\tau$   
 $A \rightarrow B$

$t_p = 1\tau$   
 $B \rightarrow C$


$\Rightarrow t_p = t_p + t_p = 10\tau + 1\tau = 11\tau$   
 $A \rightarrow C \quad A \rightarrow B \quad B \rightarrow C$

چون اگر ایندتر یک خازن بزرگ را راه انداز کند که اندازه خازن نسبت


به خازن ورودی  $C_{in}$  چهار ۱۰۰ باشد، مقادیر آن نیز نسبتاً برابر است **Sunwood**




حال من توانم خازن را با یک اینورتر یکسان کنیم:



حال اگر یک اینورتر بین اینورتر و بار قرار دهیم



مقدار تأخیر هر مقدار خواهد بود:



$$\rightarrow t_p = 1\tau + 104\tau = 105\tau$$

حال اگر اینورتر میانی را ۱۰۰ برابر بزرگ در نظر بگیریم مقدار  $t_p$  از A به B چه مقدار

خواهد بود؟

$$t'_{p_{A \rightarrow B}} = 105\tau$$

حال اگر بتوانیم یک اینورتر میانی به گونه‌ای قرار دهیم که ابعاد آن  $k$  برابر باشد

و  $k$  را به گونه‌ای انتخاب کنیم که تأخیر کم‌تر شود؟

$$t_{p_{A \rightarrow B}} = \left( k + \left( \frac{1}{k} \cdot \frac{C_L}{C_{in}} \right) \right) \cdot \tau$$

حال متوق  $t_p$  نسبت به  $k$  را بدست آورده در برابر هم قرار دهیم:

$$\frac{\partial t_p}{\partial k} = 0 \Rightarrow \left(1 - \frac{C_L/C_{in}}{k^2}\right) \tau = 0$$

$$\Rightarrow 1 - \frac{C_L/C_{in}}{k^2} = 0 \Rightarrow \frac{1}{k^2} \cdot \frac{C_L}{C_{in}} = 1 \Rightarrow k^2 = \frac{C_L}{C_{in}}$$

$$\Rightarrow \boxed{k = \sqrt{\frac{C_L}{C_{in}}}}$$

یعنی اگر  $k$  را برابر مقدار فوق بگیریم، تاخیر می شود خواهد شد.

برابر مثال فوق که  $\frac{C_L}{C_{in}} = 100$  اگر  $k$  را برابر 10 بگیریم:

$$k = 10 \Rightarrow t_p = 20 \tau$$

مشاهده می شود در حالتی که بدون بافر اینوتر برای همان متصل کردیم


مقدار  $t_p = 100 \tau$  شد در صورتیکه با قرار دادن یک بافر مقدار  $t_p = 20 \tau$  شد.

سؤال: آیا افزایش بافر باعث کم شدن مقدار  $t_p$  خواهد شد؟

۱- ابعاد چه مقدار باید باشند؟

۲- تعداد اینوترتر که میانی (بافر) چه مقدار باید باشند؟

اگر با افزایش پهنای باند بتوانیم تاخیر را کمتر کنیم، چه تعداد اینترتر باید استفاده کنیم و اندازه هر کدام چقدر باید انتخاب کرد. آن فرض کنیم ابعاد اینترتر که بصورت زیر باشد:



زیرا می خواهیم آخرین اینترتر یک بار بزرگ را که اندازه اش  $\frac{C_L}{C_{in}}$  است را به اندازه کند.

$$\frac{C_L}{C_{in}} = a^n \Rightarrow \ln \frac{C_L}{C_{in}} = n \ln a \Rightarrow n = \frac{\ln \frac{C_L}{C_{in}}}{\ln a}$$

برای تاخیر استوار، هر اینترتر به اندازه  $a\tau$  تاخیر یکبار می کند بنابراین:

$$t_p = n \cdot a \cdot \tau = \ln \frac{C_L}{C_{in}} \cdot \frac{a}{\ln a} \cdot \tau$$

برای اینکه  $t_p$  مینیمم باشد، از آن معادله نسبت به  $a$  در برابر صفر قرار می دهیم.

$$\frac{\partial t_p}{\partial a} = 0 \Rightarrow \tau \ln \frac{C_L}{C_{in}} \left( \frac{\ln a - 1}{(\ln a)^2} \right) = 0, \tau \neq 0, \ln \frac{C_L}{C_{in}} \neq 0$$

$$\Rightarrow \ln a - 1 = 0 \Rightarrow \ln a = 1 \Rightarrow a = e \approx 3$$

اگر  $a = e$  بنابراین تعداد اینترتر که برابر است با:

$$\Rightarrow n = \ln \frac{C_L}{C_{in}}$$

حالتها را دیگر می توانیم خودمان اندازه گیری کنیم


سوال: فرض کنید خازن ورودی یک اینورتر 0.01 pF و زمان تأخیر وقتی اینورتر با اندازه نسبی 1 Insec باشد

از آن برای اتصال به بار خازنی 11 pF استفاده کرده ایم. برای زمان تأخیر بیشتر

سی نمک چند اینورتر باید استفاده شود و تأخیر استیلا کل چقدر است؟

$$C_{in} = 0.01 \text{ pF} \quad n = ? \quad t_p = ?$$

$$C_L = 11 \text{ pF} \quad t_p' = 1 \text{ nsec} \Rightarrow \tau = 1 \text{ nsec}$$



$$\frac{C_L}{C_{in}} = \frac{11 \text{ pF}}{0.01 \text{ pF}} = 1100 \rightarrow t_p = 1100 \tau = 1100 \text{ nsec}$$

حال هر مقدار  $n$  باید قرار دهیم:


$$n = \ln \frac{C_L}{C_{in}} = \ln 1100 \approx 7$$

$$t_p = n a \tau = 7 \times 3 \times 1 \text{ nsec} = 21 \text{ nsec}$$



مساحت استیلا شده افزایش می یابد. ولی تأخیر به نسبت کاهش پیدا می کند

تلفات توان:



یک مدار اینورتر CMOS را در نظر  
 میگیریم. در ۲ حالت برای آن مقدر

میگیریم: حالت اول ورودی صفر و خروجی شارژ می شود:  $V_{in} = 0$

در این حالت ترانزیستور P.d خاد می است، ترانزیستور P.n بوی و خازن این طریق  
 آن شارژ می شود. اثر ترانزیستور را با مقاومت آن در نظر میگیریم، مقدار جریان خازن برابر است

تغییر ولتاژ خازن:  $i(t) = \frac{V_{DD}}{R_p} e^{-\frac{t}{R_p \cdot C_L}}$  ترانزیستور با مقاومت مدل شده است

ولتاژ خازن:  $V(t) = V_{DD} (1 - e^{-\frac{t}{R_p \cdot C_L}})$  رابطه ولتاژ خازن وقتی از  $R_p$  شارژ می شود

بزرگ محاسبه انرژی تلف شده در PMOS، کافی است انرژی که منبع می دهد را محاسبه کنیم و توان  
 که در خازن ذخیره می شود هم حساب می شود. اختلاف این دو توان، توان تلف شده ترانزیستور است

$$P_{DD} = \int_0^{\infty} V_{DD} \cdot i(t) \cdot dt = \int_0^{\infty} V_{DD} \cdot \frac{V_{DD}}{R_p} e^{-\frac{t}{R_p \cdot C_L}} \cdot dt$$

$$= \frac{V_{DD}^2}{R_p} \int_0^{\infty} e^{-\frac{t}{R_p \cdot C_L}} dt$$

از رابطه فوق

$\Rightarrow \boxed{P_{DD} = C_L \cdot V_{DD}^2}$  توانی که منبع می دهد

حال توانی که تری خازن ذخیره می‌شود برابر است با:


$$P_o = \int_0^{\infty} V(t) \cdot i(t) \cdot dt = \int_0^{\infty} V_{DD} \left(1 - e^{-\frac{t}{R_p C_L}}\right) \frac{V_{DD}}{R_p} e^{-\frac{t}{R_p C_L}} dt$$

$$\Rightarrow P_o = 0.5 C_L \cdot V_{DD}^2$$

توان تلف شبکه در تراشه کمتر، اصطلاح این دو توان خواهد بود:

$$P_{Dis} (PMOS) = P_{DD} - P_o = C_L V_{DD}^2 - 0.5 C_L V_{DD}^2 = 0.5 C_L \cdot V_{DD}^2$$

که توان تلف شبکه بر روی تراشه کمتر PMOS خواهد بود.



حال اگر ورودی High باشد تراشه کمتر P.d می‌شود

در صورت تراشه کمتر P.u حاصل می‌شود

حالت توان ورودی یک خازن در حالت میانه می‌شود  $P_{Dis} (PMOS) = 0.5 C_L V_{DD}^2$

و به همان میزان توان در NMOS تلف می‌شود پس:  $P_{Dis} = C_L \cdot V_{DD}^2$

که توان کل خواهد بود. توان تلف شبکه فقط برابر یکبار می‌شود تراشه کمتر

بود. و در اکثر مدارات اینکار انجام می‌شود. توان تلف شبکه به دو کان هم بستگی دارد که

$$P_{Dis} = C_L \cdot V_{DD}^2 \cdot f$$

یعنی خواهیم داشت:

توان تلف شده با فاکتور در ارتباط است. هر باکاهتر فاکتور، توان کم  
 می شود. هر یک حاصله می سرعت و توان وجود خواهد داشت. هر یک توان کم  
 فقط یکی از موارد فوق را در نظر بگیریم. بنابراین هر توان حاصله تاخیر  
 و توان را ملوک قرار می دهیم که یک بیان از اثر آن است.

**PDP (Power Delay Product):**

این پارامتر کمی است زیرا در مدار که باکاهتر فاکتور، توان کم می شود و تاخیر زیاد  
 می شود. وی باید به گونه ای باشد که PDP کاهش پیدا کند تا مدار بهینه شود. یا هر توان کم  
 ظرفیت خازن ها را کاهش دهیم. که اندازه خازن ها به layout و مدار اندازه قرار می گیرد  
 بنگی پیدا می کند.

و تا تا تعزیه را هم اگر کم کنیم، توان کم می شود. اینجا دو نکته است یک مدار low power  
 داریم. یک مدار low voltage در مدار اگر تاخیر زیاد باکاهتر و تاخیر کم می شود به تعزیه کم می شود  
 تراکم بیشتر می شود زیرا باکاهتر و تاخیر تعزیه آلا تراکم بیشتر باید تعزیه کند. نکته دوم این است  
 که باکاهتر تعزیه، تاخیر افزایش پیدا می کند، زیرا جریان باکاهتر می باید زمان مدار خازن بیشتر  
 شود.




$P_{Dis} = C_L \cdot V_{DD}^2 \cdot f \cdot \alpha$  ضریب فعالیت

درکثیت انتخاب سگه (ایزوتر) هر تغییر و بودی باعث تغییر در خروجی می گردد  
وی در بسیار از مدارات هر تغییر و بودی باعث تغییر خروجی از شمارنده شمارگان  
نمی شود (مانند کثیت AND) به همین دلیل در بحث مدار کمر باتوان باسین یک  
ضریب دیگر در معادله توان بنام ضریب فعالیت اضافه می شود (α) که محاسبه آن  
بر اساس احتمالات از روی آمار انجام می شود که باعث کاهش توان خواهد شد و  
مقدار دقیق تر از آن به دست می آید زیرا در مدار ایزوتر خلیه نقطه کارانه حساس است  
در کثیت سرعت و توان مصرفی از اهمیت ویژه ای برخوردار است  
علاوه بر توان مصرفی خود مدار، یک سری اتفاقات جانبی نیز بر مدارات  
ممکن است اتفاق بیفتد که باعث افزایش توان مصرفی خواهد شد یکی از  
این اتفاقات پدیده قفل شدن می باشد.


در هنگام ساخت تراشه NMO5 بر روی زیربنا P ساخته می شود که P+  
برای اتصال زیربنا در نظر گرفته می شود و برای ساخت PMOS یک جابجی n وارد زیربنا P  
می گردد و در آن تراشه ساخته می شود و n+ برای اتصال زیربنا به بالترین <sup>میباشد</sup> است  
Sunwood

Latch-up



قفل شدن

گسترش مدار که به قفل شدن (latch-up)



حال n, p, n در کنار هم قرار می گیرند و به طریق بالا

تشکیل ترانزیستور bipolar می دهند که به صورت

مدار به شکل زیر خواهد بود.

26.2

البته برای E، ترانزیستور را در نظر داریم که E یکی به زمین

و E دیگر به  $V_{DD}$  وصل شده است.

اگر یک لحظه جریان لحظه از  $Q_2$  داشته باشیم و از زمین بیرون (منشار جریان هم

از زمین بیرون) و این جریان بتواند افت ولتاژ  $R_n$  را به  $0.6V$  برساند،  $Q_1$  روشن می شود

باعث می شود یک افت  $0.6V$  در  $R_p$  بیفتد و  $Q_2$  ترانزیستور روشن شود و جریان در  $Q_1$  دائمی می شود.

باعث می شود یک جریان دائمی قفل شده در مدار باقی بماند به شرط  $\beta$  که خوب

$$\beta_1 \beta_2 \gg 1$$

این جریان به شکل یکجدا حرکت کند:

Reset

۱- لایحه مدار را یکم بزرگتر. مدار به درستی کار کنند ← اصلاح: قطع مدار و وصل

۲- جریان مصرفی مدار را بالا ببرد ← جریان بهیچوجه جاری نمی شود و توان

مصرفی مدار را بالایی بود

بنابراین برای حل این مشکل بایستی هم مقادیری که وجود دارد کم شوند تا با هم برابر

کم دیگر و بنا بر BE حدود ۰.۶ ولت یعنی آید. ولی نمی توان کم کرد زیرا  $R_p, R_n$  مقادیری

زیاد هستند. برای کم کردن آنها باید چگالی ناخالصی را کم کرد که این هم تا یک حد دیگر نمی توان

و دیگر در اینجا آرد راه دیگر کاهش  $\beta$  ترانزیستور وجود آمده است. در BJT مقدار

هم متناسب با عرض ناحیه B می باشد. که اگر عرض B کوچک باشد،  $\beta$  کمتر و در نتیجه

پهنای در اینجا عرض B را کوچک کنیم یعنی فاصله B تا C بیشتر کنیم که در قواعد جامعی

فاصله بین  $p, n$  بیشتر از  $n, p, n$  می باشد که یکی از دلایل آن کاهش  $\beta$

ترانزیستور BJT است.


برای توانهای مصرفی در صنایع تعبیر بهیچدرمفضل تر است که در Sunwood

Sequential circuit

مدارهای ترتیبی:

خروجی به ورودی در همان لحظه ورودی در زمانها قبلی بستگی دارد و بی در مدارهای

ترتیبی خروجی مدار فقط به ورودی در همان لحظه بستگی دارد حافظه




بی در صورت یک مدار ترتیبی که ورودیها X و Y  
 خروجیها Z دارد و یک سری متغیرات آن وجود دارد

که در حافظه ذخیره می شود و به عنوان متغیر در حالت استفاده می کنیم

اگر ck داشته باشد، سنگین و در غیر اینصورت آسان کردن خواهد بود.

در مدارات آسان کردن باید تأخیر که حتماً در نظر گرفته شود و زمان بیشتر که به

تأخیر بستگی پیدا می کند و باید تأخیر به وقت اندازه گیری شود که اگر شکل مدار



اگر در نظر بگیریم، حالت بالا فقط حافظه حذف شده است  
 و متغیر در حالت متغیر استفاده می کنیم.

Hazard

اگر تأخیر را درست محاسبه نکنیم ممکن است متغیر حالت Y پس از آن تغییر کند که مطلوب


Sunwood

نیاز. این مسئله Hazard نامیده می شود.

برابر مدار حافظه از چه ترکیبی استفاده کنیم؟ الان اصلی برابر مدار ترکیبی یک اینورتر است. اگر دو در و طرفه یک اینورتر یکم وصل شود چه اتفاق می افتد



مقدار  $V_B$  بر حسب  $V_A$  بصورت زیر است که از خط



$V_A = V_B$  داریم کنیم بصورت برابر در خواهد آمد

حالتها را باید در حدیست؟ ج مدار حالت پایدار ندارد

زیرا نقطه x پایدار نیست و کافی است یک نویز کوچک

در مدار ظاهر شود مثلاً  $V_A = 0$  و  $V_B$  باید  $V_A$  معکوس  $V_A$  باشد و از طرفی باید با هم برابر باشند

نقطه پایدار وجود نخواهد داشت و یک نویز ساز خواهد بود


زیرا

که فرکانس گاتینگ زمان تاخیر بکنی خواهد داشت (زمان تاخیر است)


تعداد اینورتر در سیرتیر در صورت فرد بودن با همین رفتار مسلم خواهد بود

مابراین نمی توان از اینورتر به عنوان حافظه استفاده کرد

ولی اگر از تعداد زوج از اینورتر استفاده کنیم:




اگر  $V_B$  به حسب  $V_A$  و  $V_C$  به حسب  $V_B$  رسم کنیم،



تصویر زیر خواهد بود و اگر معادله  $V_C = V_A$  را ترسیم کنیم می بینیم که در نقطه متقاطع  $V_C = V_A$  بر حسب  $V_A$  را قطع می کند یعنی ۲ حالت

پایدار خواهد داشت و یک حالت ناپایدار



تغییر می کند


زیرا با آمدن نوبت از وضعیت X به یکی از حالتها phi یا phi-bar

چون حافظه را نگه می دارد، latch گفته می شود

می نویسد نمی تواند کنترل کند و بکار آن از اینورتر استفاده کنیم D Latch


می توان از D latch به عنوان ملول حافظه استفاده کرد که وقتی  $\phi = 1$  است

اطلاعات وارد اینورتر می شود و در اینگونه  $\phi = \phi$  به کار می رود اطلاعات Sunwood



برای توان در مدار ترکیبی فوق بخار جدول حافظه  
از latch D اتفاق گرفت. (به همراه مدار ترکیبی)

اگر زمانها  $t_1, t_2$  داشته باشیم برابر  $q$  نیاز برای  
در زمان  $t_1$  اصطلاحاً گزینیم latch اتفاق است.



اطلاعات و نمودار آن به خروجی می رسد

نیاز برای زمان بین در صورتی زیر باید باشد:

- 1)  $t_1 > \Delta Latch$  بطلان توکم در  $t_1$  اطلاعات و در  $t_2$  تغییر خروجی
- 2)  $t_1 < \Delta CL (min)$  نیاز  $y$  باید  $t_2$  تغییر در  $t_1$  مدار منطق ترکیبی

در این Hazard اتفاق نمی افتد  $\leftarrow min$  تاخیر از  $x$  به  $z$  را در نظر بگیریم

- 3)  $t_2 > \Delta CL (max)$  میراث گزینیم از  $x$  تا  $z$  وجود دارد



در  $t_2$  داده نقل می شود. بر باید  $t_2$  از سیگنال تاخیر مدار ترکیبی سیگنال

یعنی اگر فرصت و هم تا آنکه خروجی تغییر وضعیت به همتا زیرا گزینیم است سیگنال متعین وجود دارد

نکته 1  
نکته مهم انتخاب  $t_1$  است. چون از یک طرف می خواهیم  $t_1$  بزرگتر باشد

و از طرفی می‌خواهیم  $t_1$  کوچک باشد.  
 دلیل اینکار این است که با سطح سینک فعال می‌شود اثر بکار latch  
 از مدار استفاده کنیم که با هم فعال شود این مسؤل برطرف می‌شود.  
 یعنی بکار آن از Flip Flop استفاده کنیم که بصورت نوع D-latch که  
 بصورت سه با هم استفاده کنیم که سینک آن مشترک آن با هم  $t_1$  استفاده داشته باشد


### D-Flip Flop



اثرات دوم به Master latch در حقیقتی که  $t_1$  است latch Sunwood



مقایسه در هنگام  $\phi = \phi$  ، latch قبل می‌رسد و برابر slave latch برعکس



latch قبل عمل کنیم می‌بینیم که FlipFlop در هنگام تغییر

$\phi$  فقط افزودن خود را تغییر دهد زمان بیشتر آن کمتر به صورت بر خواهد بود.

1)  $t_1 > \Delta_{Latch}^{تاخیر} (master)$

2)  $t_2 > \Delta_{Latch} (slave)$

3)  $t_1 + t_2 > \Delta_{Latch} (master) + \Delta_{Latch} (slave) + \Delta_{CL} (max)$

هم باید از تاخیر latch در Master, Slave و تاخیر سیگنال مدار ترکیبی بیشتر باشد

که در اینجا علت آنست که سیگنال از ابتدا تا تغییر در قطعات می‌تواند به آن زمانها برسد

استطال : به لحاظ سطح اشغال شده ، توان مصرف شده و تاخیر دوباره


مدار قبلی شده است . فقط زمان بیشتر استطل نخواهد داشت .

فول در بیشتر مدارات ، سطح اشغال شده ، توان مصرفی و تاخیر اهمیت دارد . بنابراین

بزرگترین این استطل سطح سیستم می‌بینیم که با این باعث در آنجا در چند فاز


به سیستم اعمال می‌شود .

سیستم پاپر ساعت چند فاز: (با استفاده از latch-D)



مربوط این clock در این است که با هم همبستگی نداشته باشد مانند پاس با همبستگی

P2-P1 بصورت فوق (ساده ترین راه یک Inverter است) تا آخر اسوزرترنجم می شود



نویسند بصورت فوق را در نظر بگیرید

نکته: وقتی latch را در زمان P1 ستاف می کنیم، خروجی بطور چشمی که در زمان

P2 پایدار می باشد. یعنی خروجی latch مربوط به P1 در زمان P2 قفل می شود


در این حالت را در مدار فوق با S-P2 (یعنی Stable در زمان P2) نشان داده شده است

خروجی مدار ترکیبی منطقی در همان زمان اعمال شده (مثلاً S-P2) اعتبار دارد

برای latch ترنم بودن در P2 فعال است و در P1 قفل می شود (S-P1)

که با ورود C/L، خروجی در P1 فعال است که به ورود latch معروف Sunwood

در صورت استفاده از اسنورتر (فصل ۱۱) و خروجی آن تری در  $P_2$  باید از سرور (فصل ۱۱) گرفته شود



خواهد کرد وضعیت را بر مبنای در اینجا مشخص نیست

زمان سیگنال در سیستم جدید فاز (سنگد) قرار گرفته است

1)  $t_1, t_3 > \Delta Latch$  → در  $t_3, t_4$  latch فعال می شود


2)  $t_2, t_4 > \text{clock skew}$  → مطمئن باشیم که سیگنال ها همیشه در زمان مناسب می رسند

3)  $t_1 + t_2 > \Delta_{C/L}(\max) + \Delta Latch$   
 $t_3 + t_4 > \Delta_{C/L}(\max) + \Delta Latch$  } می توان صرف نظر کرد

در اینجا می بینیم که با افزایش زمانها می توانیم مشکل زمان سیگنال مدار را حل کنیم  
 ولی هنگامی که مدارات را بسط می دهیم قرار می دهیم برابر برقرار زمان سیگنال مناسب  
 نزدیک کنیم دیگر تری استفاده می کنند به ناک زمان سیگنال جدید Retiming


Retiming

زمان سبتر مجید



که تاخیر مدار طبقه اول  
 که تاخیر مدار طبقه دوم  
 برای انتخاب و کان زمان ساعت کنیم که باید تاخیر سبترین مدار را در نظر بگیریم

اگر مدارات بصورت فوقی باشد باید و کان را به گونه ای انتخاب کنیم که تاخیر مدار اول را بوسیله




وی یک کار برای اینکه بدون دستکاری در مگنتیون بتوانیم تاخیر max را کم کنیم این است که مدار طبقه اول را به دو مدار 1-a و 1-b قسمت کنیم که تاخیر 1-a است 75ns و تاخیر 1-b است 25ns و مدار را بصورت مدار فوق دوباره بازسازی کنیم تا تاخیر طبقه مدار جدید 75ns شود تا و کان مدار را بتوانیم برابر 75ns که

سبترین تاخیر مدار CL است در نظر بگیریم

طراحی مناسب

Sunwood بر کاه اوقات با تغییر طبقات مدار منطبق هر توان تاخیر را کم نمود

تولید پالس ساعتی بدون همبستگی




می توان از مدار زیر برای این منظور استفاده کرد.

فیدبک مثبت باعث می شود همبستگی نداشته

باشد که چگاریت NOR از نیت NAND هم می توان استفاده کرد


توزیع پالس ساعتی: برای کم کردن تأخیر و رساندن همزمان پالس ساعتی به تمام قسمت های مختلف مدار



درخت H

قسمت های مختلف را در گوشه قرار می دهیم

درخت E



زمان رسیدن پالس ساعتی به مدار کمی شبیه به گسیان خواهد بود.

برای طراحی مدار ترکیبی، ابتدا مدار ترکیبی را طراحی می کنیم سپس یک لایه حافظه قرار

می دهیم. زمان رسیدن پالس ساعتی به تمام مدار را کامل می کنیم.

۱۹


مال ساخت یک شمارنده یک سیتی (بر پایه گیت های دیجیتال)

Count	Cin	Next count	Co
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$Next\ Count = Count \oplus Cin$

$Co = Count \cdot Cin$

آنها Cin را خروجی یک شمارنده خواهد دادند



خروجی Exclusive OR را به ورودی یک D latch در دهیم و خروجی آن را به یک D latch دیگر و در پایان ساعت (سیستم با هر ساعت ۲ فضا) البته این مدار به دو فاز نیاز دارد. بازماند بین phi\_1 و phi\_2 هر کدام شمارش را کنترل نمود در phi\_2 خروجی EOR، latch و در phi\_1 خروجی phi\_2 به Count هر دو شمارش بعد از انجام هر ساعت

Sunwood

خروجی با آمدن بالاس تغییر می کند و نه با آمدن ورودی ها

نکات: یک مدار ترکیبی طراحی کنید که یک ربات چرخ زن را کنترل کند این ربات به یک سنسور نور، یک سنسور مانع مجزای است. سنسور نور، سنسور رنگی و سنسور مانع

موانع سنسور ربات را اینطور می سازد

Sensor	Signal	مفید
light	x	روشن: 1 تاریک: 0
obstacle	y	وجود مانع: 1 عدم وجود مانع: 0

این ربات از دو سیگنال خروجی P, q ← برای کنترل دو موتور استفاده حرکت کند. لذا ربات بصورت زیر حرکت می کند:

P	q	left motor	Right motor	نحوه حرکت ربات
0	0	off	off	توقف
0	1	off	on	چرخش به سمت چپ
1	0	on	off	چرخش به سمت راست
1	1	on	on	حرکت بصورت مستقیم

رفتار ربات حول موانع طبق الگوریتم زیر دنبال می شود:

۱- با توجه به اجتناب از برخورد حوادث اگر رباتی محیط کم باشد ربات متوقف می شود  
لذا حرکت ربات با رباتی کافی آغاز می شود

۲- ربات در هنگام شروع حرکت بصورت مستقیم حرکت می کند

۳- نویس مانع بر سر راه ربات پر از آغاز حرکت باعث می شود ربات به سمت صحیح حرکت نکند. و خوشی به سمت صحیح ادامه می یابد تا هیچ مانعی دیده نشود.

۴- ربات خوشی قبل خود را به خاطر می سپارد اگر تکی مانع جدید ظاهر شود ربات بر خلاف خوشی قبل عمل می کند

چند حالت زیر نظر می گیریم

بزرگ درونی State	مقدم	مقدم از حالتها فوق
0 0	از مانع بعد با خوشی به سمت صحیح عبور کند	
0 1	خوشی به سمت صحیح	رایج
1 1	از مانع بعد با خوشی به سمت راست عبور کند	
1 0	خوشی به سمت راست مانع وجود ندارد	رایج مانع وجود دارد

قبل State	$x_y = 0x$	$x_y = 10$	$x_y = 11$
$S_1 S_0$	$S_1 S_0 P q$	$S_1 S_0 P q$	$S_1 S_0 P q$
0 0	0 0 0 0	0 0 1 1	0 1 0 1
0 1	0 0 0 0	1 1 1 1	0 1 0 1
1 1	0 0 0 0	1 1 1 1	1 0 1 0
1 0	0 0 0 0	0 0 1 1	1 0 1 0

حالت ۱ مانع وجود دارد  
 ورودیها دیگر  
 $S_1, S_0$  : حالت قبل  
 $S_1, S_0$  : حالت بعد

Sunwood اگر فرضی سنسور ربات سنسور باشد، به سنسور مانع کار ندارد



با استفاده از جدول کارنو، معادله ساده ساز روابط زیر را بدست آورید.


$$S_1 = x\bar{y}S_0 + xyS_1$$

$$S_0 = x\bar{y}S_0 + xy\bar{S}_1$$

$$P = x\bar{y} + xy$$

$$Q = x\bar{y} + x\bar{S}_1$$

برای مدار C/L داریم که



در دریاها آن ورودی مشخص

(y, x) و با یک مدار لایر

ترکیبی در سگتال P, Q برای کنترل

موتور که ساخته می شود و در سگتال

برای نگهداری در حافظه داریم که در S

است که هر کدام را در یک D-latch قرار می دهیم، clock را به phi متصل می کنیم

با تنظیم clock، مدار بصورت ترتیبی عمل می کند.

بخش اصلی مدار که ترتیبی همان مدار ترکیبی (C/L) است فقط متغیر در حالت


را در یک سلول حافظه قرار می دهیم، با clock آنرا متغیر می کنیم

## مدار لگاریتمیک دینامیکی

در منطق استاتیک، منطق خروجی توسط تقسیم زمان تأمین می‌شود و تا زمانی که برای تأمین و سایر اعداد کم کنیم، اتفاق نمی‌افتد (خروجی تغییر نمی‌کند)

اولین نوع ذخیره سازنده مدار یک ترانزیستور عبور بود (یادآور)

در منطق دینامیکی، بار در مدار خازن ذخیره می‌کنیم



$C_x$  کل خازن‌ها خروجی ترانزیستور عبور است که دینامیکی

آن ذخیره می‌شود، هرگاه مدار بصورت زیر در نظر می‌گیریم:

$V_{in} = V_{DD}$

$\phi = V_{DD}$  }  $\rightarrow$  @ sat  $M_p$  : on  $\rightarrow$   $i_c = C_x \frac{dV_x}{dt} = I_{DMP}$  جریان خازن

$V_x(t=0) = 0$  خازن شروع به شارژ شدن می‌کند  
درعت شارژ محدود است

بستگی به شارژ مدار ترانزیستور دارد. چون  $V_{DD} = \phi$ ،  $S = \phi$  بوده است. بنابراین  $V_{DD} > V_x$

در ترانزیستور در ناحیه اشباع قرار می‌گیرد پس مقدار جریان ترانزیستور برابر است با:

$\Rightarrow I_{DMP} = \frac{\beta_n}{2} (V_{DD} - V_x - V_{Tn})^2$

$\Rightarrow dt = \frac{2C_x}{\beta_n (V_{DD} - V_x - V_{Tn})^2} \cdot dV_x$  بنابراین

خواهیم زمانی که خازن وینال از صفر به  $V_{th}$  می‌رسد را حساب کنیم


$$\int_0^t dt = \int_0^{V_{th}} \frac{2C_n}{\beta_n (V_{DD} - V_x - V_{Tn})^2} dV_x$$

$$t = \frac{2C_n}{\beta_n} \left[ \frac{1}{V_{DD} - V_x - V_{Tn}} \right]_0^{V_{th}}$$

$$t = \frac{2C_n}{\beta_n} \left[ \frac{1}{V_{DD} - V_{th} - V_{Tn}} - \frac{1}{V_{DD} - V_{Tn}} \right]$$

$$V_x(t) = (V_{DD} - V_{Tn}) \frac{\beta_n (V_{DD} - V_{Tn}) t}{2C_n + \beta_n (V_{DD} - V_{Tn}) t}$$

که شکل موج وینال در خازن بصورت زیر خواهد بود:



در  $t \rightarrow \infty$  حد اکثر  $V_{DD} - V_{Tn}$  می‌رسد (مقادیر فوق)

$$V_{max} = V_{DD} - V_{Tn}$$

که قبلاً دیده بودیم ترانزیستور عبور "یک" را خوب منتقل نمی‌کند که در اینجا می‌بینیم

حال اگر میخواهیم وضعیت عکس را داشته باشیم، وینال ورودی را در این حالت صفر

در نظر بگیریم، clock فعال شود فرض کنیم وینال در خازن  $V_{max}$

یعنی  $V_{DD} - V_{Tn}$  باشد، در این حالت ترانزیستور عبور "یک" است و می‌تواند

خواهد شارژ شود به  $V_{DS} = V_{DD}$  و  $V_{GS} = V_{DD}$  و می‌توانیم بگوییم که در حالت **Sunwood**

$$V_{DS} < V_{GS} - V_T \rightarrow M_0 @ Triode$$

$$V_{in} = 0$$

@ Triod

$$\varphi = V_{DD} \rightarrow M_p: on \rightarrow dc = -C_n \frac{dV_n}{dt} = I_{Dmp}$$

$$V_n(t=0) = V_{max} = V_{DD} - V_{Tn}$$

نیاز به بیان برای جریان ترانزیستور در Triod است (بار 1)

$$\Rightarrow I_{Dmp} = \frac{\beta_n}{2} \left[ 2(V_{DD} - V_{Tn}) V_n - V_n^2 \right]$$

نیاز به بیان 1

$$\Rightarrow dt = -\frac{2C_n}{\beta_n} \left[ \frac{1}{2(V_{DD} - V_{Tn})V_n - V_n^2} \cdot dV_n \right]$$

چون خواهیم زمانی که مقدار و نسبت  $V_n$  از  $V_{DD} - V_{Tn}$  کمتر شود  $V_n$  به  $V_{DD} - V_{Tn}$  میل می کند:

$$\Rightarrow \int_0^t dt = -\frac{2C_n}{\beta_n} \int_{V_{DD} - V_{Tn}}^{V_n} \frac{1}{2(V_{DD} - V_{Tn})V_n - V_n^2} \cdot dV_n$$

$$\Rightarrow t = \frac{C_n}{\beta_n(V_{DD} - V_{Tn})} \left[ \ln \left( \frac{2(V_{DD} - V_{Tn}) - V_n}{V_n} \right) \right]_{V_{DD} - V_{Tn}}^{V_n}$$


$$\Rightarrow t = \frac{C_n}{\beta_n(V_{DD} - V_{Tn})} \ln \left[ \frac{2(V_{DD} - V_{Tn}) - V_n}{V_n} \right]$$

$$\Rightarrow V_n(t) = \frac{2(V_{DD} - V_{Tn})}{1 + e^{\frac{\beta_n(V_{DD} - V_{Tn})t}{C_n}}}$$

$$t \rightarrow \infty \Rightarrow V_n \rightarrow 0$$

Sunwood

بنابراین می توان  $V_{th}$  را بر حسب  $t$  بصورت زیر تعیین کنیم که از مقدار  $V_{DD} - V_{th}$  تا



در زمان شارژ چون  $S$ ،  $Sub$  هم تعیین نیست، بنابراین تکرار تریسینگ اثر پذیر دارد و مقدار  $V_{th}$  برابر مقدار تریسینگ است

$$V_{th} = V_{T0} + \gamma (\sqrt{|2\phi_F| + V_{SB}} - \sqrt{|2\phi_F|})$$

قرار دهیم  $V_{th}$  ← یعنی  $V_{th}$  به مقدار  $V_{th}$  تغییر یابد

و  $V_{th}$  از این رابطه به دست می آید، در رابطه فوق می گذاریم،

وی در هنگام شارژ چون جهت جریان عوض می شود در حین  $S$  و  $D$  تریسینگ

می شود، در اینجا  $S$  به زمین متصل می شود ( $V_{th} = 0$ )،  $Sub$  هم که به زمین

متصل است و اگر بدین نحو هم داشته

زمان طول کشیدن شارژر خازن از اینجا است که تا چه زمانی می توانیم data را بر روی خازن

ذخیره کنیم بر اساس این می دانیم

حال برای پیدا کردن  $t_{q0\%}$  و  $t_{10\%}$  می توانیم بجای  $V_{th}$  در رابطه  $t$  قرار دهیم:

$$V_{q0\%} = 0.9 (V_{DD} - V_{Tn}) \Rightarrow t_{q0\%} = \dots$$

$$V_{10\%} = 0.1 (V_{DD} - V_{Tn}) \Rightarrow t_{10\%} = \dots$$

$$t_{q0\%} = \frac{C_n}{\beta_n (V_{DD} - V_{Tn})} \ln \frac{(2-0.9)(V_{DD} - V_{Tn})}{0.9(V_{DD} - V_{Tn})} = \frac{C_n}{\beta_n (V_{DD} - V_{Tn})} \ln \frac{1.1}{0.9}$$


$$t_{10\%} = \frac{C_n}{\beta_n (V_{DD} - V_{Tn})} \ln \frac{1.9}{0.1} \Rightarrow t_{fall} = t_{10\%} - t_{q0\%} = 2.74 \frac{C_n}{\beta_n (V_{DD} - V_{Tn})}$$

این زمانها به  $V_{DD}$  و  $V_{Tn}$  و شارژ بار و بعد تراکتور بستند که فقط با  $\beta_n$  می توانیم

مقادیر این زمانها را تعیین دهیم، کمتر و یا بیشتر کنیم و تنظیم کنیم (یعنی  $\frac{W}{L}$  را تنظیم کنیم)

( $V_{DD}$  غالباً ثابت است،  $V_{Tn}$  که در هنگام ساختار اثر پذیریم بنا به)

حال می توان زمان  $t_{rise}$  را نیز با استفاده از روابط مشابه شارژ بار بدست آورد




اگر  $\phi = 0$  قرار می دهیم  $e$  نام  $p$  را به کانال می کشیم و یک کانال نوع  $n$  تشکیل می دهیم. جریان  $I_{sub}$  قرار می شد با صفر شدن  $\phi$ ، کانال دیگر وجود ندارد و در نتیجه اکثر نوع  $p$ ،  $e$  در آمپلیت هستند (حدود  $10^{-3}$ ) و در حالت ولتاژ مقدار آن هم  $10^{-3}$  می رسد به همین دلیل به نظر می آید که یک کانال ضعیف در  $p$  وجود دارد که باعث عبور یک جریان ضعیف از آن می شود که به آن جریان  $I_{sub}$  (جریان زیر آستانه) چون هنوز ولتاژ آستانه نشده که ولتاژ شود یک  $nM$  بین به ترانس قرار می گردد که در حالت اشباع مکتوب قرار می گیرد که یک جریان نمی وجود دارد که باعث دستاورد خازن می شود بنابراین اگر نخواهیم

ولتاژ خازن باقی ماند باید دوباره شارژ کنیم ← Refresh کردن Sunwood

خازنہاں وائر فوٹو:

پولر سیکرٹن خازنہاں مدار باید layout آترا در بکتر بکتر نامہ تک ان بتراہم  
 ہقاہد خازنہاں راہد ہست آورد، ہست خازنہاں صحیح، خازنہاں ہست کہ در محدودہ contact  
 سویں و کیت طبقہ بوجہ خازن سویں یا درین نسبت ہم ہستند کہ خازنہاں محیط راہد ہست حساب ہست کردیم

ہست کلان  $C_{in}$  و سویں، خازن کیت نسبت Bulk، خازن Metal کہ



زیراں وجود دارد:

$\Rightarrow C_{in} = C_{gb} + C_{poly} + C_{metal}$  poly بتراہت ہ sub خازن دارد

کل بار سوی خازن از خازن اتصال خازن ہستد تشکیل ہست

$Q = Q_j + Q_{in}$

جوان ہستی

$I_{leak} = \frac{dQ}{dt} = \frac{dQ_j}{dt} + \frac{dQ_{in}}{dt} = C_j \frac{dV_{th}}{dt} + C_{in} \frac{dV_{th}}{dt}$

بار خازن  $C_j$  دارد:

$C_j = \frac{A C_{j0}}{\sqrt{1 + \frac{V_{th}}{\phi_0}}}$  ,  $\phi_0 = \frac{kT}{q} \ln \frac{N_A \cdot N_D}{n_i^2}$  ,  $C_{j0} = \sqrt{\frac{q \epsilon_{si} \cdot N_A}{2 \phi_0}}$

Sunwood

ہست  $\phi_0$  و  $\phi_F$  ہست



$$C_j = A \sqrt{\frac{q \epsilon_s n_A}{2(\phi_0 + V_{th})}} \quad (*)$$

برای محاسبه خازن در خروجی مدار باید بدترین حالت را انتخاب کنیم. یعنی وقتی ولتاژ

باید طوری انتخاب شود که خازن مقدار حداقل را داشته باشد. چون خازن db

کامل شده و ولتاژ معکوس بزرگ دارد (یعنی  $V_{th}$ ) پس بحرانی ترین حالت برای مدار

تایت هسته

حالتی است که ظرفیت خازن min باشد یعنی 1

$$C_{x, min} = C_{gb} + C_{poly} + C_{metal} + C_{db, min} \rightarrow C_j$$

زیرا می خواهیم زمان hold را حساب کنیم یعنی اگر خروجی به High برسد تا

هم زمانی و ولتاژ را High معتبر می دانیم یعنی تا Logic معتبر می زمان است

تعیین می شود که بحرانی

$$\rightarrow t_{hold} = \frac{\Delta Q_{critical}}{I_{leak}} \rightarrow \text{تعیین می شود که بحرانی}$$

$$\Delta Q_{critical} = C_x (V_{th} - \frac{V_{DD}}{2}) \rightarrow \text{تعیین می شود که بحرانی}$$

مثال فرض کنیم در layout شکل مشخصی داشته باشیم و برداریم که با این است

$$\phi_0 = 0.88V, \phi_{sw} = 0.95V, I_{reverse} = 0.85pA, I_{sub} \approx 0$$

$$\epsilon_{ox} = 0.065 \frac{pF}{\mu m^2}, \epsilon_{metal} = 0.036 \frac{pF}{\mu m^2}, \epsilon_{poly} = 0.055 \frac{pF}{\mu m^2}$$

Sunwood خازن واحد سطح فنز


دیواره (ساید و وال) →

$C_{j0} = 0.095 \text{ fF}/\mu\text{m}^2$  ,  $C_{j0sw} = 0.2 \text{ fF}/\mu\text{m}$  ,  $2\phi_F = 0.6 \text{ V}$

$V_{T0} = 0.8 \text{ V}$  ,  $\gamma = 0.4 \text{ V}^{1/2}$    
 از زیر layout خارجی، حساب می‌کنیم   
 مساحت کیت   
 Side → wall →


$C_{gb} = C_{ox} \times A = C_{ox} \times 4 \times 2 = 0.52 \text{ fF}$

مربوط به ...



$C_{\text{Metal}} = C'_{\text{Metal}} \times A = C'_{\text{Metal}} \times 5 \times 5 = 0.9 \text{ fF}$

$C_{\text{poly}} = C'_{\text{poly}} \times A =$



$C'_{\text{poly}} (6 \times 6 + 3 \times 2 + 1 \times 2) = 2.42 \text{ fF}$

به قسمت بعدی کیت قبلاً در محاسبات خارجی کیت حساب شده است و بقیه poly

باقیمانده را باید برابر محاسبات در نظر بگیریم.

$C_{j0}$  به ازای ولتاژ  $V_{T0} = 0.8 \text{ V}$  خواهد داشت. حال اگر معادله  $V_{T0}$  را در خارجی اتصال

$C_{j0}$  در اینجا  $\text{max}$  خواهد شد ولی  $C_{j0}(\text{min})$  را نیز داریم پس ابتدا  $C_{j0 \text{ max}}$

را بدست می‌آوریم که آنها خارجی است که باید در خارجی دیواره را نیز حساب کنیم.

حالت بار کم (Low Load Condition)

تساوی بار کم


$$C_{dbmax} = C_{bottom} + C_{side\ wall}$$

$$= A_{bottom} \times G_o + P_{side\ wall} \times G_{osw}$$

حجم دیواره

مساحت کف

نقطه A تا سین به کانال هندسه درین است



$$\Rightarrow C_{dbmax} = (6 \times 6 + 4 \times 3) \times 0.095 + 30 \mu m \times 0.2 \frac{fF}{\mu m}$$

(6+6+6+1+3+4+3+1)

$$\Rightarrow C_{dbmax} = 4.56 fF + 6 fF = 10.56 fF$$

وی برای بهترین حالت  $C_{min}$  لایحه است و  $C_{max}$  وی این مقدار برابر  $V_{th}$

مانندیم نیست در آن  $V_{th}$  مانعیم هنگامی نیست در آن که برابر  $V_{DD} - V_{th}$  است

که باید اینگونه اینتر دتر کنیم، (اگر دتر کنیم  $V_{max} = V_{DD} - V_{th} = 4.2$ )

$$V_{max} = V_{DD} - V_{th} = V_{DD} - \left( \overset{0.8}{V_{T0}} + 8 \left( \sqrt{2\phi_F} + V_{thmax} - \sqrt{12\phi_F} \right) \right)$$

$$= 5 - 0.8 - \overset{8}{0.4} \left( \sqrt{0.6} + V_{max} - \sqrt{0.6} \right)$$

$$\Rightarrow V_{max} = 3.68 \text{ V}$$

اینگونه حدود 0.5 ولت است

\* در ضلعی مولد چون حدود جواب را می دانیم می توانیم بار بهیست آوردن  $V_{max}$  از آن بزرگ

Sunwood

خطا ارتقا کنیم - (اگر حل مقاله سخت می شود)

حال اگر  $V_{nmax}$  بار معادله  $I_{sub}$  قرار دهیم مقدار  $C_{min}$  بدست می آید.  
 ولی چون خازن دیواره  $C_{db}$  و کف جداگانه دادیم در برابر نسبت باید برابر هر کدام  
 جداگانه حساب کنیم چون  $\phi > \phi_0$  است با هم برابر نیست. بنابراین خازن کف  
 کف دیواره را که جدا بدست آوردیم در رابطه  $C_{db} = \frac{AC_{j0}}{\sqrt{1 + \frac{V_n}{\phi_0}}}$   
 قرار می دهیم تا  $C_{db}$  بدست می آید:

$$C_{db, min} = \frac{C_{bottom}}{\sqrt{1 + \frac{V_{nmax}}{\phi_0}}} + \frac{C_{sidewall}}{\sqrt{1 + \frac{V_{nmax}}{\phi_{0, sw}}}} = \frac{4.56 fF}{\sqrt{1 + \frac{3.68}{0.88}}} + \frac{6}{\sqrt{1 + \frac{3.68}{0.95}}} = 4.71 fF$$

مقدار بدترین حالت است. بنابراین  $C_{min}$  از جمع این مقدار با خازن دیگر بدست می آید:

$$C_{min} = C_{gb} + C_{poly} + C_{metal} + C_{db, min} = \dots = 8.55 fF$$

$t_{max}$  زمان است که در اثر تغییر بار بدست می آید  $V_{nmax} - \frac{V_{DD}}{2}$  در  $C_{min}$  بدست می آید

$$\Rightarrow \Delta \phi_{critical} = C_{min} \left( V_{nmax} - \frac{V_{DD}}{2} \right) = 8.55 (3.68 - 2.5) = 10.09 fC$$

جواب نهی:  $\leftarrow$  حوضه، (مقدار) می توانه باشد

$$I_{leak} = I_{sub} + I_{reverse} = 0.85 pA$$

$$\Rightarrow t_{hold} = \frac{\Delta \phi_{critical}}{I_{leak}} = \frac{10.09 fC}{0.85 pA} = 11.87 msee$$

اگر فرکانس clock را ۱MHz یعنی دوره تناوب ۱  $\mu$ sec و بردارند که در ۱۲msec اخذی

کار انجام شود هر ۱۲msec یکبار، خازن شارژ شود و تا ۱۲msec به کار می‌خورد پس


بنابراین می‌بینیم که استفاده از خازن به صرفه است.

مسئله تراشه‌ها بعد از قطع این بود که باعث می‌شود خروجی یک ونگار  $V_{th}$

در  $V_{DD}$  کمتر داشته باشند و وقتی می‌خواهیم "یک" را مستقل کنیم

برای حل این مشکل از روی خازن Boot Strap استفاده می‌کنیم:

### Voltage Bootstrapping:



فرض کنید مدار بصورت زیر در نظر بگیریم:


در هنگام  $V_{in} = V_{OH}$ ,  $V_{in} = V_{OL}$

ترباط مدار بصورت زیر در خواهد آمد:

$$V_{in} = V_{OL} \Rightarrow M_1: \text{off} \Rightarrow V_{O2} = \overset{V_{DD}}{V_x} - V_{th2}$$

$$V_{in} = V_{OH} \Rightarrow M_1: \text{on} \Rightarrow V_{O2} = 0$$

در روی Bootstrap اتصال  $V_{DD} = V_x$  از طریق تراشه‌ها دیگر انجام می‌دهیم.



اگر ترانزیستور را با اوقات خازنی نشان در نظر بگیریم  
 برای Cboot در صورت بزرگ نبودن خازن ترانزیستور  
 از یک ترانزیستور دیگر استفاده می کنند

$$V_{in} = V_{ole} \rightarrow V_{in} = V_{DD} - V_{T3}$$

و بی در حالت استکان صفر، در NMOS مشغلی وجود نیست مشغلی اصلی در حالت ۱

$V_{in} = V_{OL}$  که  $V_{in} = V_{OL}$  بر ا

نیاید برای جابجایی که از Cboot گرفته از Cn کمتر می کنند

$$i_{Cboot} = i_{Cn}$$

$$\Rightarrow i_{Cn} = C_n \frac{dV_{in}}{dt} = i_{Cboot} = C_{boot} \frac{d(V_o - V_{in})}{dt}$$

$$\Rightarrow (C_n + C_{boot}) \frac{dV_{in}}{dt} = C_{boot} \frac{dV_o}{dt}$$

$$\Rightarrow \frac{dV_{in}}{dt} = \frac{C_{boot}}{C_n + C_{boot}} \frac{dV_o}{dt}$$

$$\Rightarrow dV_{in} = \frac{C_{boot}}{C_n + C_{boot}} \cdot dV_o$$

که  $V_{in}$  از  $V_{DD} - V_{T3}$  تغییر می کند و  $V_o$  از  $V_{OL}$  تا  $V_{DD}$  می رود

**Sunwood**

تغییر کند بر ا (تغییر می کند) چون قبلاً  $V_{DD}$  می بود

$$\int_{V_{DD}-V_{T3}}^{V_n} dV_n = \int_{V_{OL}}^{V_{DD}} \frac{C_{boot}}{C_n + C_{boot}} dV_o$$

$$\Rightarrow V_n = (V_{DD} - V_{T3}) + \frac{C_{boot}}{C_n + C_{boot}} (V_{DD} - V_{OL})$$

$$\sqrt{C_{boot}} \gg C_n$$

$$\Rightarrow T_n = V_{DD} - V_{T3} + (V_{DD} - V_{OL}) = 2V_{DD} - V_{T3} - V_{OL}$$

اگر بخواهیم خروجی در  $V_{DD}$  بماند باید  $V_n$  به مقدار  $V_{DD} + V_{T2}$  برسد چون خروجی در

سویچ و اینتر سیگنال  $M_2$  اگر در  $V_{OL}$  باشد پس  $V_n$  باید  $2V_{DD} - V_{T3} - V_{OL}$  باشد و این مقدار

$$V_{nmin} = V_{DD} + V_{T2}$$

$$V_{nmin} = (V_{DD} - V_{T3}) + \frac{C_{boot}}{C_n + C_{boot}} (V_{DD} - V_{OL})$$

$$\frac{C_{boot}}{C_n + C_{boot}} = \frac{V_{T2} + V_{T3}}{V_{DD} - V_{OL}}$$


که نسبت  $\frac{C_{boot}}{C_n}$  نسبت به  $C_n$  است

$$\Rightarrow \frac{C_{boot}}{C_n} = \frac{V_{T2} + V_{T3}}{V_{DD} - V_{OL} - V_{T2} - V_{T3}}$$

بر هر مدار  $C_n$  را از این نقطه  $\alpha$  را حساب کنیم  $\leftarrow$  این را layout

خازن  $C_{boot}$  را با در نظر گرفتن اثر پهنی نسبت به مربع و اگر اندازه  $C_{boot}$


کافی نبود از یک خازن اضافه استفاده می کنیم.



آنچه خواهیم از ترانزیستور به عنوان مخازن استفاده کنیم،  
 بصورت زیر عمل می کنیم و چون من خواهیم صرفاً به  
 عنوان مخازن استفاده کنیم D را به S وصل می کنیم تا  
 $C_{sd}$ ،  $C_{gd}$  با هم به یازد شود تا بتوانیم با ایجاد لوله  
 مخازن ترانزیستور بدست آوریم + مخازنهای دیگر مدار  
 ← وقتاً خوبی تا  $V_{DD}$  برساییم

ایزوترانزیستور

در ایزوترانزیستور حالت هستیزیشن وجود دارد (تفاوت با ایزوترانزیستور معمولی)




و آنرا  $V_{out}$  را بر حسب  $V_{in}$  رسم کنیم. تغییر از صفر به یک  
 از یک مسیر  $V_{UT}$  و تغییر از یک به صفر از مسیر دیگر  
 یعنی  $V_{LT}$  انجام می شود.

کاربرد: حذف نویز در حالتی که گذر زیاد وجود داشته باشد (مثل کلید)

مصادر که برای ایزوترانزیستور با تکنولوژی CMOS در نظر می گیریم بصورت زیر است:





مثال: ایسی ترانسزستور کے ساتھ اور البتہ عدول دیکھو

- $V_{DD} = 5V$
- $\gamma = 0.4 V^{1/2}$  فریب انگریزی
- $K_n = 25 \mu A/V^2$
- $K_p = 10 \mu A/V^2$
- $V_{T_{on}} = |V_{T_{op}}| = 1V$
- $2\phi_F = 0.6V$

پارامیٹرز کے ساتھ اور اس کے ساتھ ساتھ

1)  $V_{in} = 0 \rightarrow V_o = V_{DD} = 5V$  عدول دیکھو کہ کم افزائی دیکھو

$M_4, M_5$  خالی ہیں،  $M_1, M_2$  کے ساتھ ساتھ  $V_{DD}$  سے

جڑواں  $M_6$  کے ساتھ ساتھ  $M_4, M_5$  کے ساتھ ساتھ  $V_{DD} - V_{T_6}$  سے

$$V_{T_6} = V_{T_{06}} + \gamma (\sqrt{|2\phi_F| + V_Z} - \sqrt{|2\phi_F|})$$

$$\rightarrow V_Z \approx 3.5V$$

عدول دیکھو کہ کم افزائی دیکھو (پارامیٹرز کے ساتھ ساتھ)

2)  $V_{in} = 1V \rightarrow M_5: on, M_4: off \rightarrow V_o = 5V$  جڑواں دیکھو

3)  $V_{in} = 2V \rightarrow M_5: on, M_4: off$  جڑواں دیکھو

$\rightarrow I_{D6} = I_{D5}$

هر دو در اشباع خواهند بود (برابر  $M_5$  فرض می‌کنیم) زیرا:

برای  $M_5$  چون  $V_{GS} = 3.5V$  و  $V_{DS} = 3.5V$  و  $V_{GS} - V_{T4} = 1V$

برای  $M_6$  یعنی  $V_{GS} > V_{DS}$  و قرار می‌دهیم  $M_5$  در اشباع قرار می‌گیرد و برابر  $M_6$

$\rightarrow I_{D6(sat)} = I_{D5(sat)}$  برای  $V_{DD}$  هستند، اشباع است

$\rightarrow \frac{k_h}{2} \left(\frac{W}{L}\right)_6 (V_{DD} - V_{T6})^2 = \frac{k_h}{2} \left(\frac{W}{L}\right)_5 (V_{GS} - V_{T5})^2$

قرار می‌دهیم  $M_5$  از  $M_6$  بزرگتر باشد

$V_{T6} = V_{T0} + 8(\sqrt{|2\phi_F| + V_{z2}} - \sqrt{|2\phi_F|})$

$\rightarrow 3(5 - V_{z2} - [1 + 0.4(\sqrt{0.6 + V_{z2}} - \sqrt{0.6})])^2 = (2 - 1)^2$

$\rightarrow V_{z2} = 2.976V$   $M_4$  برای  $\rightarrow V_{GS4} = 2 - 2.976 = -0.976V$

نیاز نیست  $M_4$  خاصیت خواهد بود و حتماً درست بوده است.

یک ولت اضافه می‌کنیم تا  $M_4$  روشن شود و برابر اثر  $V_{th} = 3.5V$  (4)

پس  $M_4$  اثر حدود 0.5 ولت اضافه می‌کنیم.

Sunwood باز هم فرض می‌کنیم  $M_4$  خاصیت  $M_5$ ,  $M_6$  و  $M_4$

→ فرض  $M_4$ : off,  $M_5$  = Triode

زیرا ولتاژ  $V_{GS5}$  شروع به کاهش می‌کند (قبل از 3.5 بود در حالت قبل  $V_{GS5} = 3.5$ )

چون  $V_{GS5} = 3.5$  و  $V_{DS5} = 3$  بنابراین حدس می‌زنیم  $M_5$  در ترایود قرار گیرد و برابر  $M_6$  چون

→  $I_{D5} = I_{D6} = I_{D6(sat)}$  ←  $I_{D5}$  و  $I_{D6}$  یک متصل اند همان Sat می‌باشد

$$\rightarrow \frac{k_n}{2} \left(\frac{W}{L}\right)_5 (2(V_{in} - V_{Tn})V_{GS5} - V_{GS5}^2) = \frac{k_n}{2} \left(\frac{W}{L}\right)_6 (V_{DD} - V_{GS6} - V_{Tn})^2$$

→  $V_{GS6} = 2.2V$  بار تقریبی ترنس انتر ترایود  $M_6$

که ترایود  $M_5$  در ترایود است فرض ما درست است

→  $V_{GS4} = 3.5 - 2.2 = 1.3V$  ولتاژ  $V_{GS4}$  دارد تا سبک می‌کند

و وقتی از این ولتاژ بیشتر شود ترایود  $M_4$  روشن می‌شود و خروجی صفر

خواهد شد پس مقدار ولتاژ آستانه  $V_{GS}$  همین مقدار 3.5 خواهد بود

→  $V_{out} \approx 3.5V$

5)  $V_{in} = 5V \rightarrow M_4, M_5$ : on,  $M_1, M_2$ : off →  $V_o = 0$

→  $M_3$  = on

خواهد بود روشن شود و وارد منبع می‌شود

که چون  $D, G$  یک متصل است  
**Sunwood**

چون  $M_1, M_2$  خاموش هستند. جریان از  $M_3$  میگذرد، هر توانیم  $V_y$  را حساب کنیم

$$\rightarrow I_{D3} = \frac{1}{2} k_p \left(\frac{W}{L}\right)_3 (0 - V_y - V_{T3})^2 = 0 \rightarrow V_y = -V_{T3}$$

که ترانزیستور  $M_3$  اثر بی‌نفع دارد

$$\rightarrow \boxed{V_y = -V_{T3} = - (V_{T0p} - 0.4 \sqrt{0.6} + V_{DD} - V_y - \sqrt{0.6}) = 1.5V}$$

6)  $V_{in} = 4 \rightarrow V_o = 0$

تیرا فکتیو است  $M_1$  روشن می‌شود،  $M_2$  کابل خاموش است. در حالت قبل

خروجی در حالت قبل باقی می‌ماند و  $V_o = 0$

7)  $V_{in} = 3 \rightarrow M_1: on, M_2: off, M_3: on$  بسیار اشیاع

دو ترانزیستور  $M_1, M_3$  وارد اشیاع می‌شوند و یک جریان از هر دو می‌گذرد

$$I_{D1(sat)} = I_{D3(sat)} \rightarrow \boxed{V_y = 2.02V} \rightarrow \begin{aligned} & \text{باز نظر روشن اثر بی‌نفع} \\ & \text{بر فرض درست است.} \end{aligned}$$

$V_{out} = 3 - 2.02 = 0.98V$

به دلیل اینکه حالت 4 مقدار ورودی را  $1.5V$  قرار می‌دهیم

8)  $V_{in} = 1.5V \rightarrow M_1: on, M_2: off$

$$I_{D1(Triode)} = I_{D3(sat)} \rightarrow \boxed{V_y = 2.79V}$$

اثر بی‌نفع

**Sunwood**

چون  $V_y$  افزایش یابد و خروجی بیشتر خواهد بود، به نظر می‌رسد  $M_1$  دارد ترانزیستور می‌شود.

$\rightarrow V_{GS2} = 1.5 - 2.79 = -1.3V$

حال اگر از این مقدار ورودی را از مقدار ۱.۵ ولت کمتر کنیم حلال ترانزیستورهای  $M_1$  و  $M_2$  روشن می شوند و  $M_4$  و  $M_5$  خاموش خواهند شد و خروجی به مقدار  $V_{DD}$  خواهد رسید بنابراین ولتاژ آستانه پایین تر در حدود مقدار ۱.۵ ولت

به دست می آید  $V_{LT} \approx 1.5V$

برای به دست آوردن حدود ولتاژ آستانه در این حالت، کافی است فرض کنیم  $M_4$  خاموش است و  $M_5$  و  $M_6$  روشن که  $M_6$  یعنی که  $M_6$  همیشه در اشباع و در حال بود در قسمت بالوتر  $M_2$  را خاموش و  $M_1$  در حال بود  $M_3$  نیز در اشباع در نظر می گیریم تا حدود ولتاژ  $V_{LT}$  که مخرج است ترانزیستور را بدین یا خاموش کند، منتظر خروجی را تغییر دهد به دست می آید

منطق شبه NMOS

ویژگیهای منطق مکن

- ساختن ساده

- ساختن محکم

- ولتاژ تغذیه متغیر

- مدار استاتیک

- منطق : ratio less

- فقط گتیهای منطق معکوس کننده به نسبت می آید (NOT, NAND, NOR, ...)

- خازن ورودی گتیهای دو ترانزیستور به ازای هر ورودی گتیت n ورودی

- ماکزیم سوئیگ متغیر ( $V_{DD}$  ،  $V_{SS}$ )

- تلفات استاتیک ندارد و فقط از گذر منطق تلفات بوجود می آید

ویژگیهای منطق ترا ترانزیستور عبور گتیت اتصال

- فراهم آوردن منطق معکوس کننده / غیر معکوس کننده (AND, OR, NAND)

- سوئیگ متغیر کاهش یافته (اکثر NMOS) ، یک خوب مستقل نمیشود Sunwood (تولید) از DMOS ، صنعت خوب مستقل نمیشود

عدم اتفاق لزوم PT جهت بره اندازی PT دیگر

امکان وقوع Hazard در صورت عدم طراحی درست. (مختص مدارات ترکیبی)

یک حالت ممکن  $2^n \times 1$  به تعداد  $(2^{n+1} - 2)$  عدد PT و n تا اینورتر نیاز دارد

(به لحاظ حجم سخت افزاری)

### درباره T-Gate

سریع و با پهنای منطبق ماکزیم

تعداد کمتر ورودی منطبق PT

نیاز به بستن بارها را ممکن بر اکثر T-Gate

خارج ورودی بیشتر از PT


توان تلفات بیشتر از PT

### Pseudo NMOS Logic

### منطق شبه NMOS

المنه می توان شبه PMOS هم داشته باشیم. یک منطق open collector یا open Drain

داریم که مدار تغذیه مدار است و یک همارست P.u از بیرون به مدار وصل می گردد  
**Sunwood**



که مدار کشیم به استریتور با بار مقاربت

موسود که یک نبتی سیل  $R_{pu}$  مقاربت

کمال وجود دارد که باید  $V_{OL}$  عرض بتواند یک ترانزستور مسا به دارد می کند

سایرین،  $V_{in} = V_{OH} \rightarrow V_{OL} = V_{DD} \frac{R_{ch}}{R_{pu} + R_{ch}} < V_T$


$\rightarrow R_{ch} < 0.2 (R_{pu} + R_{ch}) \rightarrow \frac{R_{pu}}{R_{ch}} \geq 4 \rightarrow [5 \sim 10]$

با این منطق open drain و کشیم که بسوز ترانزستور قرار می داریم، می توانیم

عرض چندین منطق یا ترانزستور open drain را هم متصل کنیم ظاهر که در منطق

کمال نمی توانیم انجام دهیم زیرا باعث عبور جریان کشید از ترانزستور می شود.

عدد نسبت  $\frac{R_{pu}}{R_{ch}}$  حدوداً بین 5 تا 10 قرار می دهیم می دانیم مقاربت، یک عنصر



حسیه بوی است و بار کشید Swing کامل داشته

با هم عرض به  $V_{DD}$  برسد و از ترانزستور یکبار آن

استفاده کنیم. چون PMOS یک را خوب متصل می کند از آن استفاده می کنیم

چون می خواهیم همیشه روشن باشد، گیت آن را به زمین متصل می کنیم. بر مدار NMOS

Sunwood


یکبار بار مقاربتی یک PMOS قرار می دهیم. و




هرگتی را می توانیم بسازیم. این منطق نیز بر خلاف منطق کلاسیک، Ratioed است

یعنی منطق خروجی به ایجاد ترانزیستور دیگری دارد بنابراین  $\frac{L}{W}$  ترانزیستور PMU را ۳ برابر بیشتر می گیریم تا ربط ۵ تا ۱۰ یعنی ۷.۵ نسبت دارد

فرض می کنیم می خواهیم یک NAND دو ورودی با یک این منطق بسازیم



برای ساختن منطق NOR خواهیم داشت



ویژگیهای منطق نیمه NMOS

- Ratioed Logic ابعاد ترانزیستور باید درست انتخاب شود

- تلفات توان استاتیکی و دینامیکی که خروجی صواب است. (یک جریان از  $V_{DD}$  تا زمین وجود دارد) (وقتی خروجی صواب است)

-  $n+1$  ترانزیستور برابر کمتر از  $n$  در دروس

- سربیش منطق کاهش یافته


- ظرفیت خازن در دروس یک ترانزیستور برابر چگالی  $n$  در دروس (خازن کوچکتر)

- امکان نیم سیم **Hard wired** منظور سیم خروجی که به یکدیگر متصل نباشد

فرض کنیم چه خواهیم منتظره ا طراحی کنیم، مثلاً به پایه INT میکرو ایا امکان فعال

کنیم. اگر خواهیم همین مدار امکان فعال کردن INT را داشته باشد چه توانیم

هر وسیله را با یک ترانزیستور و فقط یک ترانزیستور P.M به پایه مذکور متصل کنیم.



با اضافه کردن یک دستگاه، در ابعاد مدار تأثیرگذار نیست. نیاز نیست به ترانزیستور

Sunwood

P.U را تعریف کنیم. (ساختار سخت افزار مدار تعریف نمی کند)


چون منطق NOR است، اگر فقط دو ورودی باشد، سگتد اعداد ترانزیستور  
p.m مقدار  $\frac{6}{4}$  خواهد بود اگر بعداً تر چند سگتد دیگر اضافه شود، اعداد ترانزیستور

m همان مقدار  $\frac{6}{4}$  باقی می ماند و نیاز به تغییر نیست

به دلیل ویژگی بالا این امکان وجود دارد که آرایه های قابل برنامه ریزی در سگتد  
سگتد (مانند PLA) :

### Programmable Logic Array

### آرایه های قابل برنامه ریزی



مشکل کل این آرایه های از یک

سگتد ماتریسهای AND, OR

تسکین شده است که با فرورودی

به ماتریس AND متصل می شود و

خروجیها از طریق با فر خروجی از طریق ماتریس OR منتقل می کند که البته حافظه

ROM می باشد. و تفاوت در برنامه ریزی ماتریس AND یا ماتریس OR می باشد.

مخزن ساخت مدار توسط این آرایه که توسط مثال زیر تشریح می شود:

سوال ۱۰: من خواهم منطقاً زیر را بسازم ✓

$$Z_1 = A\bar{B} + \bar{A}B = \overline{A\bar{B}} + \overline{\bar{A}B} = \overline{(A \oplus B)} + \overline{(A \oplus B)}$$

$$Z_2 = AB = \overline{\overline{AB}} = \overline{A + B}$$


باید هر AND را به یک NOR تبدیل

$$Z_3 = A + B$$

کنیم. و با گیت AND و درستی با گیت OR


$$Z_4 = AB + \bar{A}\bar{B}$$

منطق درست است -



در درستی را بصورت بالا استفاده می کنیم تا هم  
 A, B را داشته باشیم یعنی A, B

حافظه، PAL




حال می توانیم در همه سطوح سوئیچ  
 یک ترانزیستور داشته باشیم به همراه  
 یک فنویز. در حالی که نیاز به

ترانزیستور نسبت می توان فنویز را سوئیچ کرد


و جایگزین قرار می دهیم ترانزیستور با آن، فنویز را می توانیم در تصویرت می توان یک IC  
 داشت که با سوئیچ کردن فنویز آنجا برنامیز می کنیم تا منطق مورد نظر به دست آید.  
 تفاوت این ساختار با ROM در نحوه برنامه ریزی است. در حافظه ماتریس AND  
 فقط یکبار آدرس را می توانیم بکار آوریم و بارها بارها آدرس و بیت استفاده می شود.  
 تفاوت در ROM یا PAL این است که تا آنجا که آدرسها را می گذاریم یعنی تا آنجا که آدرسها را  
 می سازیم و در هر آدرس Sdata را قرار می دهیم یعنی در ROM فقط ماتریس  
 OR برنامه ریزی می شود. حال اگر در خطوط data همه اعداد قرار داده شود و  
 فقط ماتریس AND برنامه ریزی شود به این نقطه PAL می گوئیم.

تا اینجا که منتظر بار بر روی سگ قطب یک طرفه داشتیم که اصطلاحاً به آنجا



Single Rail Logic گویند!

حل آن به گونه‌ای مدار را طراحی کنیم که هم طرف  $f$  هم  $\bar{f}$  را داشته باشیم به آنجا



Dual Rail Logic گویند

نکته آنکه وجود دارد این است که اگر

از  $f$  استفاده می‌کنیم می‌توانیم تصمیم بگیریم (تغییر از صفر به یک یا برعکس) را

مابعدت بالاتر اینجا داریم یعنی وقتی  $f$  صعود می‌کند،  $\bar{f}$  نزول می‌کند بر داریم

$$\frac{dv_0}{dt} = \frac{d(f - \bar{f})}{dt} = 2 \frac{df}{dt} \quad \text{زیرا } d\bar{f} = -df$$

که هم در مدار یک استاتیک هم در مدار یک دینامیک قابل استفاده است


این منتظر آن به گونه‌ای است که با توجه به ورودی  $f$  هم  $\bar{f}$  داشته باشیم و خرجها

بتوانند هم در حالت تأخیر قرار دهند

بنظر این نیست که  $f - \bar{f}$  زیرا این حالت همان Single rail

است و در Dual Rail خرجها بر هم اثر می‌کنند و در سرعت بالاتر می‌روند

# DEVSZ Differential Cascode Voltage Switch Logic



یکی از مدارات Dual rail مدار فوق

می باشد که از دو شبکه سوئیچ تشکیل

شده که باید مکمل یکدیگر باشند و اکثر

به ازای یک ورودی مستند در شبکه Pd1 سوئیچ بسته است، به ازای ورودی مکمل آن در شبکه

Pd2، سوئیچ باز خواهد بود (در برعکس) حال برای اینکه سرعت تغییرات خروجی را

افزایش دهیم، باید PMOS را قرار دهیم و خروجی هر شبکه را به یکدیگر متصل

می کنیم (مثل فوق) (این مدارات افزایش سرعت بود)

تلفات توان استاتیک ندارد مانند منطق مکمل فرض کنید  $Q=0, \bar{Q}=1$  باشد

در این صورت ترانزیستورهای خاموش هیچ جریانی از شبکه عبور نمی کنند از طرفی

ترانزیستورهای روشن است و می توان گفت شبکه Pd2 قطع است، باز هم جریانی

از مدار عبور نمی کند یعنی تلفات استاتیک ندارد و فقط تلفات در حالت دینامیک


و،  $\bar{Q}$  کاملاً نلک هم نمی باشد زیرا مدار  $Pd$  دقیقاً یکسره نیست مدار  
متعلق نیست و  $\bar{Q}$  به لحاظ زمانی بطور نسبیان تغییر نمی کند.

برای طراحی یک مدار ابتدا شبکه منطقی  $Pd$  را بصورت فلگ طراحی می کنیم پس

تکرار لیست گتر PMOS را می گذاریم و خروجی را به کیت PMOS  $\bar{Q}$  متصل می کنیم.

مثال

مثال ۱. مدار NAND (یا AND) چون خروجی نلک وجود دارند هر دو مدار به دست



در این مثال شبکه  $Pd$  سمت چپ به ما

منطق  $\bar{Q} = \overline{AB}$  را می دهد

برای شبکه  $Pd$  سمت راست باید از

فلگ مدار چپ یعنی یک مدار موازی که

مقدار  $\bar{Q}$  را بسیار (تکرار لیست گتر تبدیل به تکرار لیست موازی می شود)


و در مدار  $Pd$  سمت چپ  $A, B$  و در مدار  $Pd$  سمت راست  $\bar{A}, \bar{B}$  خواهد بود

حاصلگرفته که در این مثال می بینیم مشخصات مدار  $Pd$  تکرار لیست گتر و اعداد اندازه مقادیر نلک

که از خود نشان می دهند زمان نزول صعود و دقیقاً یکسره نیستند

برای تبدیل مدار فوق به OR کافی است  $A$  به  $\bar{A}$  و  $B$  به  $\bar{B}$  تغییر نهند Sunwood






این مدار یک مدار EOR / NOR است که در سیسٹم می شود

55

Differential Split Level Logic (DSL)



خروجیها  $Q$  و  $\bar{Q}$  را می توانیم تا  $V_{DD}$  بالا ببرد

در این منطق برابر افزایش سرعت، کاهش توان

سپتج یک متغیر را کاهش می دهیم و سگند

می توانیم تا  $V_{DD}$  ولت برسد و سگند

تا 3 ولت کاهش می دهیم (خروجی  $Q$ )

سگند اگر نخواهیم خروجی تا  $\frac{V_{DD}}{2}$  کاهش یابد می توانیم  $V_{REF}$  را برابر مقدار

$\frac{V_{DD} + V_T}{2}$  قرار دهیم تا مقدارها برابر در ولتاژ کمتر تغییر وضعیت دهند

حسن این مدار این است که ولتاژ DS از ترانزیستورهای دیگر  $PD$  کم تر

می شود.

با بالا رفتن ولتاژ DS ترانزیستور دارد تا حدی شکست می خورد Punch through

بنابراین ولتاژ ترانزیستور را به گونه ای در نظر می گیریم که ترانزیستور وارد ناحیه شکست نشود

با پایین آمدن ولتاژ DS ترانزیستور می توان از ترانزیستورهای با ولتاژ شکست

کوچکتر استفاده نمود. که در این مدارات با کم کردن سطح مقطع، افت ولتاژ

روی ترانزیستورهای پایین می آید، می توان از ترانزیستورهای با ولتاژ شکست کمتر استفاده نمود

که این منطبق بر ولتاژ عبور یافته DCVSL است. ولتاژ کاهش یافته به دلیل عبور <sup>سخت</sup> <sub>بر مدار</sub> از <sup>سخت</sup> <sub>بر مدار</sub>

استفاده از منبع تغذیه دیگر که باعث افزایش توان می شود

امکان استفاده از ترانزیستورهای با ولتاژ شکست پایین تر وجود دارد

که ویژگیهای مدار DSL می باشد.

یکی از منطقاتی Dual rail، با استفاده از منطبق PT است که منطبق کل

را ایجاد کنیم و تعداد ترانزیستورهای را کم کنیم که چون هر دو منطبق  $\Phi$  را می خواهیم


داشته باشیم به آن CPL گویند.

EPL Complementary Pass Transistor Logic

در این منطق می توانیم خروجی هر یک را در دسترس بماند،  
 همانند PT، از ورودی هم به عنوان ورودی هم به عنوان کنترل استفاده می کنیم  
 و به کمک آنجا هم  $\bar{A}$  و  $\bar{B}$  را می سازیم. پس  $\bar{A}$  و  $\bar{B}$  را به یک ترانزیستور PMOS  
 می دهیم و خروجیها را در نظر بگیریم استفاده به دست می آوریم.

مثال 1 AND/NAND


A	B	AND	NAND
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0



از یک ورودی هم به عنوان کنترل استفاده می کنیم  
 چون از ورودی هم به عنوان کنترل هم در در استفاده می کنیم

مثلاً وقتی  $A$  صوابه  $\bar{A}$  خرابه باید صوابه  $\bar{A}$  (یعنی خود  $A$ ) بر یک ترانزیستور با کنترل  $\bar{A}$   
 داریم که  $A$  را به  $Q$  می رساند و وقتی  $A=1$  باید  $B$  را خرابه باید بر یک ترانزیستور با  
 کنترل  $A$  داریم که  $B$  را به  $Q$  می رساند (نمک صاب و صاب) Sunwood <sup>مسام</sup> برای  $\bar{A}$  به طریقی

A	B	C	AND
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



برای NAND تر کافراست A, B, C, A-bar, B-bar, C-bar  
 و نیز تعداد CPL همواره PT:

هم در کیت، هم در D سیگنال ورودی را قرار می دهیم از  $V_{DD}$ ,  $V_{SS}$  استفاده نمی شود  
 ورودی و خروجی همیشه یک هستند

مثله ضعیف و یک ضعیف هم چنان وجود دارد  
 هر توان از ترانزیستور کمتر PMOS به عنوان بار یا استورتر برابر با فرکانس فرجه  
 حسن این منطق 1

توابع منطقی را می توان با حاکم (هم NAND, NOR, ...)

نیت به منطق CMOS تقویت کننده سیگنال را می توان استفاده کرد

با ساختاری معوض شده فوق هم در منطق استاتیکی استفاده دارد هم دینامیکی.

### منطق دینامیکی:

در منطق استاتیکی، سطوح ولتاژ تغذیه به خروجی منتقل می شود و وظیفه نگهداری


از اطلاعات در خروجی توسط ترانزیستور انجام می شود. یون سرد،  $V_{DD}$  یا  $V_{DD}$

را منتقل می کند و ما نخواهیم منطق عوض نمی شود

و در منطق دینامیکی جابجایی کنترل داشته باشیم، مشکلی  $p_d$  را انتخاب می کنیم

و از ۲ ترانزیستور جابجایی ذخیره دینامیکی جابجایی خروجی و کنترل آن استفاده

می کنیم. و آنها را با این ساعت  $\phi$  کنترل می کنیم (۹۴, ۹۵)



تراشه‌های یک مدار بصورت زیر است.

$\phi_p$ : تراشه پیش‌شارژ (pre charge)

$\phi_e$ : تراشه ارزیابی (evaluation)


PD: شبکه NMOS در نظر می‌گیریم

وقتی  $\phi$  صفر باشد  $\phi_p$  روی  $\phi_e$  خازن است، بنابراین مدار در فاز پیش‌شارژ است، خازن تا  $V_{DD}$  شارژ می‌شود. (منطق شبکه PD اهمیت ندارد)


وقتی  $\phi$  یک شود  $\phi_e$  روی  $\phi_p$  خازن است، بنابراین مدار در فاز ارزیابی می‌شود و بنام منطق شبکه PD یا خازن شارژ می‌شود و یاد در همان

حالت شارژ باقی می‌ماند. یعنی اگر منطق به گونه‌ای بود که سرشخ‌های آن وصل شد، خازن شارژ می‌شود و اگر به گونه‌ای بود که سرشخ‌های آن قطع بودند، خازن سطح

خودش را حفظ می‌کند (Data اطلاعات در خازن می‌ماند) **Sunwood**



این لحظه بارها در خروجی در حال شارژ شدن است  
 چون هم A, B هر دو یک هسته، بارها در حال شارژ شدن




$$Q = C_2 \cdot V_{DD} = (C_2 + C_d) V_Z \Rightarrow V_Z = V_{DD} \cdot \frac{C_2}{C_2 + C_d}$$

تغییر A در سیل است  
 در هنگام وصل شدن ترانزیستور A  
 انجام می شود که اگر تقسیم بار صورت بگیرد چون  $Q$  یکی است دوباره بارها  $V_{DD}$   
 بارها در سیل - و اگر در فاز ارزیابی بود بارها در سیل، منطق عوض می کند

### ویژگیهای منطق دینامیکی

- به حداقل وکانتینر نیاز است (وکانتینر باید اجازه می‌دهد تا مدار را از برای داده شود)
- ظرفیت خازنی یک ترانزیستور برابر ورودی است  $n$  در در
- یک کانتینر  $n$  در در  $n+2$  ترانزیستور نیاز است.
- تاخیر انتشار شامل زمان سیگنال می‌شود.
- توان تلفات کم، وقتی خروجی  $low$  است.
- نمی‌توان آنهارا بصورت متوالی نسبت (مستقل)
- فرض کنید دو ایندتر نسبت به هم بسته شود:




هر دو خازن  $c_B$  و  $c_C$  شارژ می‌شوند  
 مقدار این دو شارژ نشان دهنده اعتبار خروجی می‌باشد.  
 $c_C$  شارژ می‌شود تا مقدار صفر




در فاز سوم کار از آن خود خازن کار می شود، در فاز اولی چون  $A=0$ ، خروجی  $B$  تغییر نمی کند ولی  $C$  در کار می رود،  $C=0$  در فاز سوم کار می شود دوباره خروجی کار می کند ( $C=0$ ) در فاز اولی  $A=1$ ، خازن  $C$  شروع به شارژ می کند، طول می کشد تا کمتر از یک طبقه توخالی کند بنابراین خازن  $C$  اثر می کند در شارژ شدن می کند تا اثر کمتر شود و در نهایت در همان سطح باقی می ماند. برای برطرف کردن مشکل باید از زمان طبقه توخالی بعد از آنکه از زمان طبقه اول انجام شود. همین دلیل به این متعلق **Domino Logic** گویند.

برای تبدیل مدار قبل به **Domino Logic**، کافی است یک اینورتر اضافه کنیم **سین هر طبقه قرار دهیم (ساختن دره)**



در این حالت باید آنقدر زمان را کاهش دهیم تا اجازه دهیم از زمان هر طبقه آنکه شود و از زمان طبقه بعد شروع شود.

یک راه دیگر برای برطرف نمودن مشکل بکار استفاده از اسویچر می توان در طبقه بعد از این طبقه PMOS و PU استفاده کرد و مشکل مدار بصورت زیر درخواهد آمد زیرا استفاده از تکنیک اسویچر CMOS باعث افزایش سطح انتقال سیگنال می شود.




اگر خازنهای مدار برابر هر طبقه بصورت نشان داده شده در شکل باشد. وقتی  $\phi = 0$  در این حالت خازنهای خروجی طبقه اول و سپس شارژ و خازنهای خروجی طبقه اول و سپس دیشارژ می شود. (زیرا طبقه اول خروجی  $\phi$  متصل شده است) در فاز اول زمانی یعنی  $\phi = 1$  در  $\phi = 0$  ترانزیستور P طبقه اول خاموش و ترانزیستور N طبقه دوم ترانزیستور روشن می شود و ترانزیستور N در زمان اتفاق می افتد که خازنها به اندازه کافی دیشارژ شده باشند.

- از گیت not استفاده نمی شود (حسن)

امکان نیازی به دو باین ساعت است که هم پهنای داشته باشند که نیازی به مدارات ساعت افزاینده ای می باشد که با ساعت را بسیار زیاد.

بر هر حل مشکل charge sharing از پهنای ساعت با سطوح و زمان مختلف

استفاده می کنند.



مدار zipper

سگت برای  $\phi$ ،  $\bar{\phi}$  بصورت

زیر سطوح و زمان را تغییر می دهند.




که یعنی تراکتور که دارد آستانه ورودی سگت نگه می دارند تا اکثر بیدیه فرق اتفاق

**Sunwood**

اوتاد. بلافاصله تراکتور بعد که را بدین گستره مشکل برطرف شود.

### Domino Logic با خروجی چندگان



و در (NAND) AND را می توان با منطق

Dual rail ساده شود که برای حل مشکل  $\bar{Q}$


change از ترانزیستور keeper شروع

انتقال کنیم تا تغییرات سریعتر انجام شود مشخصات

Switching بهتر می شود (در سیکل و زیاد انتقال می شود)

Domino یک امکان برای داشتن خروجی هر چندگان فراهم می کند

### Multiple Output Domino Logic (MODL)



اگر مدارهای با توابع

مختلف  $f_1, \dots, f_n$

دارند با هم در صورت


وجود با هم در صورت

اگر تابع اصلی  $f_1, f_2, f_3$  باشد

می توانیم زیر توابع  $f_1, f_2$  را نیز داشته باشیم

با استفاده از اینورتر (استاتیک) مدار تبدیل به یک مدار Domino می‌گردد ( یک مدار استاتیک + یک اینورتر استاتیک = Domino )

به عنوان مثال این مدار زیر را در نظر بگیرید



که هم تابع  $f_1$  هم تابع  $f_2$  در اختیار می‌باشد

در واقع بهیچکدام مدار را با راستن تابع و نیز توابع گاه می‌توانیم در خروجی سرعت یک مقدار بالا می‌رود زیرا همزمان توابع تولید می‌شوند و این


یکی از جابجایی که این دلیل استفاده می شود در جمع کننده است که Carry  
 را در آنجا جمع می کنیم.

سنگ برابر یک جمع کننده چهار بیتی مدار مورد نظر بصورت زیر خواهد بود.

که یک جمع کننده معمولی است.

### Ripple Carry Adder

جمع کننده



در این جمع کننده خروجی جمع کننده نین متناسب با تأخیر آن اعتبار بسیار کم

و C<sub>1</sub> بر سر F.A. نون اثر می کند و پس C<sub>2</sub> اعتبار می کند و همین ترتیب تا آخر

FA یعنی تأخیر متناسب با تأخیر یک FA تا پس B, A Cout

+ تأخیر FA و پس C<sub>in</sub> تا Cout و تأخیر FA و پس C<sub>in</sub> تا S

$$T_{adder} \approx T_{FA}(A, B \rightarrow C_{out}) + (N-2) T_{FA}(C_{in} \rightarrow C_{out}) + T_{FA}(C_{in} \rightarrow S)$$

ہر سینٹم کہ تاخیر کل بہ ہی عواملی جنگی دارد.

برابر افزایں سرعت جمع کتده یک رویی در نظر می گیریم که ہم عنوان جمع کتده با

سلسلہ بندی بیت Carry نامیده می شود.

### Carry Lookahead Adder

$$S_i = A_i \oplus B_i \oplus C_i$$
 برابر  $S_i$  در  $i$  بار

$$C_{i+1} = A_i B_i + (A_i \oplus B_i) C_i$$
 برابر  $C_{i+1}$  خواهد داشت

بجز زیاد از آنکه برابر انتقال Carry در نظر می گیریم یعنی Carry باید معتبر باشد تا آخر  $i$  Generation

معتبر شود. بر تابع زیر التعریف می کنیم

$G_i = A_i \cdot B_i$

تابع Propagation

$P_i = A_i \oplus B_i$

$$C_{i+1} = G_i + P_i \cdot C_i$$

منظور این است که وقتی می خواهیم Carry بیت نول را حساب کنیم

$$C_1 = G_0 + P_0 \cdot C_0$$

$G_0, P_0$  و ورودی بیگلی دارد، ما بیت آماده است. برابر  $C_0$  در  $i$  بار

$$C_2 = G_1 + P_1 \cdot C_1 = G_1 + P_1 (G_0 + P_0 \cdot C_0) = G_1 + P_1 G_0 + P_1 P_0 C_0$$

فکر و البته نسبت

که بازم می بینیم که  $C_2$  تری نقطه به ورودی داشته است به Sunwood Carry

یعنی Carry توں از رو دریا بہ بہت جگہ (سب سے پہلے سے پہلے)


$$C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$

برابر Carry فرقی تیر داریع

$$C_4 = G_3 + P_3 C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0$$

اگر نظر کنیم برابر بہ بہت آروں ہر C، C قبلی استفادہ سے ہے اس لیے یہ سب

ہے کہ از رو دریا Multiple Domino استفادہ کریں





هر چه بیشتر که باعث کاهش سرعت افزار خواهد شد، سرعت بالا می رود زیرا تاخیر  
 مورد نیاز برای آمدن carry ورودیها وجود نخواهد داشت  
 از طرفی برای 4 نیاز نبود تا آمدن ورودیها AND شود زیرا مقدار از مدار در  
 به دست آمدن 3 طبقات قبل استفاده شده است و حجم مدار تا حدود زیادی  
 کاهش می یابد.

مدار انتگره BICMOS

یک ایده برای افزایش سرعت، استفاده از ترانزیستورهای Bipolar است  
 اگر ترانزیستورهای MOS و Bipolar را به یکدیگر، چون رابط جریان/ولتاژ  
 MOS بصورت مرتبه 1 و رابط جریان آری بصورت نهال است بر  
 سرعت ترانزیستور BJT بیشتر خواهد بود


$$I_c = I_{se}^{V_{be}/V_T}$$

$$I_D = \frac{\beta}{2} (V_{gs} - V_t)^2$$

انتقال ترانزیستور BJT این است که جابجایی در نسبت MOS انتقال می کند و

Sunwood

توان بیشتر نسبت MOS صرف می کند



در جایگاه سرعت اهمیت دارد می توان  
 دو ترانزیستور را ترکیب کنیم و قسمت اصل  
 مدار از CMOS استفاده می کنیم و فقط در  
 خروجی از BJT استفاده می کنیم. (اینتر BiCMOS)

$V_{in} = 0 \rightarrow T_3: \text{off} \rightarrow T_1: \text{off}$

← جریان  $T_1, T_3$  ناسی نمی شود

$V_{omax} = V_{DD} - V_{BE}$

$T_4: \text{on} \rightarrow T_2: \text{on}$

← جریان  $T_2$  ناسی می شود

خازن از طریق  $T_2$  شارژ می شود



$T_2$  در Sat قرار نمی گیرد. زیرا تعریف اشباع این است که دیود  $BE$

در  $BC, BE$  در گرایش مستقیم قرار گیرد. در اینجا حالت مدار در این اتفاق

نمی افتد. و مسیر جریان از  $T_4$  به  $BE$  و  $CE$  می رسد.

$V_{in} = V_{DD} \rightarrow T_4: \text{off} \rightarrow T_2: \text{off}$

$V_{omin} = V_{SS} + V_{CE(sat)}$

$T_3: \text{on} \rightarrow T_1: \text{on}$


ترانزیستور  $T_1$  اشباع می شود

وقتی ورودی یک سیگنال ورودی می‌خواهد صفر شود، یک جریان از  $T_3$  تا  $V_{BE}$  در زمین وجود دارد بنابراین توان تلفاتی افزایش می‌یابد.

در  $B$  هر چه ترانزیستور بزرگتر باشد، که وقتی ترانزیستور خاموش می‌شود، سیگنال خروجی برای رستور می‌خواهند راست.

برای حذف سیگنال رانگی بکار  $D$  ترانزیستور از  $V_{DD}$  تغذیه کنیم از خروجی می‌گیریم. حال اگر ورودی صفر شود نیمه پایداری روی  $V_{BE}$  خاموش می‌شود و خازن شارژ می‌شود و اگر یک سیگنال نیمه پایداری خاموش می‌شود  $V_o$  فاکتور نیم در حالت ورودی صفر تلفاتی ندارد تا  $V_{DD} - V_{BE}$  هر چه و وقتی

$V_{in} = V_{DD}$  و خازن تخلیه کرد در سیگنال  $CB$  یک ترانزیستور ( $T_3$ ) قرار گرفته است،



بنابراین ولتاژ کلکتور می‌تواند از ولتاژ  $V_{DD}$  پایین تر قرار گیرد. یعنی در این حالت  $T_1$  تیراژ تابع نمی‌شود  $V_{omax} = V_{SS} + V_{BE}$  یا  $V_{SS}$  پس می‌آید

$V_{in} = V_{DD} \rightarrow T_4: \text{off}, T_2: \text{off}$

Sunwood

$\rightarrow V_{omix} = V_{SS} + V_{BE}$

$T_3: \text{on} \rightarrow T_1: \text{on}$

صفت نیابراین Swing خردی کم می شود (با کاهش توان مصرفی)


برای برقراری سیگنال در مدار جوی نیازها در بین مدارات سیگنال از مقدار سیگنال R

استفاده می کنیم.

حال هر متغیری هم از یکبار نیست not بخواهیم سیگنال مقدار سیگنال R را با این

در مدار قرار دهیم.

مثال، نست NAND در شکل نوع در نظر می گیریم.



نکته که در این مدار با منطق CMOS در مدار و فقط در خروجی  
که از  $Q_1$  و  $Q_2$  استفاده می‌کنیم، مقاومتی  $R$  را در برابر دروازه‌ها قرار  
دادیم.

حافظه

۱- حافظه اصلی (Main Memory) مستقیماً به CPU متصل می‌شود  
RAM

۲- حافظه کمکی (Auxiliary Memory) مستقیماً به CPU متصل نمی‌شود  
CD - HARD, ~

خواص حافظه و تفاوت آنها:

حافظه اصلی

قیمت بالا - سرعت بالا - ظرفیت کم - قیمت بالاتر

حافظه کمکی

مواد مخفطس می‌شوند - غیر فرار - سرعت کم - ظرفیت بسیار - قیمت پایین تر

در این قسمت حافظه اصلی مورد بررسی قرار می‌گیرد

حافظه اصلی خود به دو بخش تقسیم می‌شود:

۱- حافظه دسترسی ترتیبی (SAM) Sequential Access Memory

(زمان دسترسی به مکان فیزیکی بزرگ دارد) <sup>صفحه</sup> 2- Queues 1- Shift Register

۲- حافظه دسترسی تصادفی (RAM) Random Access Memory

## Shift Register

1- Serial In Parallel out (SIPO) معلومات وارد می شود

2- Parallel In Serial Out (PISO) موانع وارد می شود

### Queues:

1- First In First Out (FIFO) → وقفه

2- Last In First Out (LIFO)

← دایره به مکان قرار گرفتن مکان حافظه نسبت

حافظه با دسترسی تصادفی

Read Only Memory (ROM) ۱- حافظه که فقط خواندنی

Read Mostly Memory (RMM) ۲- حافظه که اغلب خواندنی


Read - Write Memory (RWM) ۳- حافظه که خواندنی-نوشتنی

EEPROM, EPROM ← حافظه اغلب خواندنی


Static RAM ← حافظه که خواندنی نوشتنی

Sunwood Dynamic RAM

حافظه در فقط خواندنی (ROM)




همانگونه که در قسمت PLA گفتیم  
 ROM و بصورت سه ورودی هستند  
 تفاوت با PLA این است که  
 دیکره آدرس برای تک تک آدرسها



باید ساخته شود.  
 ظرفیت حافظه  $m \times n$  که  $m$  تعداد کلمات و  
 $n$  تعداد بیتها را گویند

خطوط دیتا زوجیه است یعنی با کنترل مثل مدار زیر:  
 تعداد بیتها  $m \times n$  تعداد کلمات



وقتی کنترل فعال شود سمت  $in$  سمت راست  $out$  در وقتی ممنوع  
 سمت برعکس خواهد بود.



بال، فقط 8x2

$a_2$	$a_1$	$a_0$	$d_1$	$d_0$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

یعنی 1 کلمه دوسری یعنی 2 خط

آدرس 2، 1، 0 بیت برابر

دیتا

3 خط آدرس  $a_2, a_1, a_0$

خطوط دیتا  $d_1, d_0$

تمام آدریسمان موجود برابر خطوط آدرس (در اینجا 1 بیت) توسط مقایسه  $a_2, a_1, a_0$

$a_2, a_1$  باقی باقیته شود

سین مستطرها با هر آدرس، data مورد نظر (از جدول بالا) را به آگیتراکتور

برقرار می کنیم. بنابراین با گذشتن آدرس مورد نظر، data مستطرها با آن آدرس

در خروجی برقرار می شود.

Subject:


VLSI

Year. 9<sup>th</sup>

Month. 9

Date. 18

(201




خطوط  
آررر

### Mask ROM

یعنی این حافظه در کارخانه سازنده برنامه ریزین انجام می شود و هر کجا که لازم باشد تراکتور قرار می دهند و هر کجا که لازم باشد قرار نمی دهند که به این نوع حافظه که Mask ROM قرار می دهند. ولی اکثر یک فیوز دهنده تراکتور قرار می دهند که توسط

برگردد و غیره چون زیاد این فیوز دهنده سوخته سوخته PROM خوانده می شود.


### Erasable EPROM ← حافظه که اغلب خوانده می شود



یعنی همان PROM است که قابلیت پاک شدن دارند بر روی ترانزستور از فیوز نوع افراطی که در آن می شود یعنی توان استفاده کرد و باید از خود تراکتور استفاده کنیم

در طول حافظه EPROM از تراکتور دیگر با کیفیت می شود و یک کاتریم است

### کفنی یا FAMOS (Floating Gate Avalanche MOS)



استفاده می شود، فرض کنید سلول EPROM

صورت دیگر باشد.

صفت روی کیت یک لایه اکسید و در اکسید یک لایه poly و دوباره یک لایه اکسید و یک لایه poly می گذاریم. منظور از کیت مسکاور، کیتی است که قابل دسترسی نیست و در ربط حرارت گرفته است.

وکتاها بسته به جنس تراشه لیتوگرافی تراشه تراشه لیتوگرافی معمولی می شود

برای برنامه ریزی در کیت را برای یک مدت + به یک وکتا بزرگ حدود 25 تا 30 بیت در نظر بگیریم. و دیود کرا معکوس بایاس کنیم، جریان عبور نمی کند مثل آنکه وکتاها را زیاد کنیم، دیود می شکند و جریانی در جهت معکوس از آن عبور می کند که با سرعت زیاد در اثر جنبشی زیاد به کیت و وکتاها مثبت هجوم می آورند و از سطح اکسید عبور می کنند در کیت مسکاور اثر خود را از دست می دهند و  $e^-$  در کیت جمع می شوند. وقتی زمان برنامه ریزی خانگی یا به دیگران برای بار کیت میزنند وی یک وکتا میوه ایجاد می کنند به نسبت زیرینا (مثلاً 5V - به اندازه VDD) حال اگر به کیت این تراشه لیتو 5V به جمع این تراشه لیتو در می شود و خروجی 1 می شود. حال اگر این سلول برنامه ریزی شده باشد تراشه لیتو در می شود و

یعنی در آگ حافظه بصورت پیشی و پس مقدار صفر قرار داده شده است و  
برای اینکه حرکتی که آنها برنام ریز می کنند

حال اگر اثر هر کاری که در هم به زیر بنا بر می گردد حافظه پاک می شود این

اثر هر توسط نور ما وارد می شود و می تواند به  $E$  داده شود. ولی در EEPROM

می توان این اثر هر توسط میدان  $E$  به  $E$  داده شود و پاک شود

در EEPROM که در میان  $SiO_2$  است، در EEPROM علاوه بر آن

$Si_3N_4$  نیز وجود دارد تا توسط ویتاگر می توان اطلاعات پاک شود.

این حافظه که به تعداد محدود قابل استفاده هستند زیرا با هر بار می توانیم کردن چیزی

به یاد می آورند و با چند بار استفاده، دیگر قابل استفاده نخواهند بود.

در EEPROM ویتاگر می توانیم در پاک کردن استفاده خواهد بود زیرا بتوانند

از آنکه بیشتر  $Si_3N_4$  که علاوه بر  $SiO_2$  وجود دارد. عبور کنند، اطلاعات پاک


شود (مثلاً با  $25V$  می توانیم، با  $40V$  پاک می شود)

این حافظه هم جز حافظه غیر واره هستند

## حافظه برای خواندن نوشتن (RAM) Read-Write Memory

حافظه در اصطلاح این حافظه در هسته

### Static RAM (SRAM)



ترانزیستور  $M_3$ ،  $M_4$  ترانزیستور در ترنس هستند - یعنی اگر نخواهیم از سلول حافظه بخوانیم و یا از آن برای نوشتن باید این ترانزیستور را فعال کنیم

این مدار در حالت پایدار خواهد داشت اگر فرض کنیم ترانزیستور در ترنس چنانچه باشد. جریان  $I_{D1}$ ،  $I_{D2}$  می باشد. در هنگام روشن شدن تعادل به واسطه

وجود نویز فرض کنید که در هنگام  $V_{GS1}$  اندکی از ولتاژ  $V_{GS2}$  میگذرد

$$V_{GS1} > V_{GS2}$$

از طرفی در دایره جریان درین از رابطه زیر بدست می آید:

$$I_D = \frac{K'}{2} \cdot \frac{W}{L} (V_{GS} - V_T)^2 \rightarrow \text{اندازه که مشخصان هست}$$

$$\rightarrow I_{D1} > I_{D2} \rightarrow R_{1 \text{ افت}} > R_{2 \text{ افت}} \rightarrow$$

این افزایش افت افت و کاهش باعث می شود  $V_{DD}$  ثابت است


افت و کاهش در ترانزیستور کم می شود یعنی  $V_{GS}$  کم می شود. بنابراین  $I_D$  کم می شود

این تغییر باعث می شود ترانزیستور ۲ حاملش بیشتر ترانزیستور ۱

بیشتر می شود و مدار حالت پایدار قرار می گیرد. حال اگر عکس این حالت اتفاق

بافتد در حالت ثبات پایدار قرار می گیرد.

برای اینکه بتوانیم توان مصرفی را پایین بیاوریم. ترانزیستور ۲ را با منطق مکن می سازیم.



تعداد ترانزیستور ۲ بیشتر می شود

در توان مصرفی پایین می آید


و حتی ممکن است فضای اشغال

شده کمتر کاهش یابد چون از

منطق مکن استفاده می کنیم

$W L = 1 \rightarrow M_3, M_4 : on$

فرض کنیم یک data مثلا 01100 در مدار نوشته شده باشد و در صورتیکه بخوانیم  
 بخوانیم یا بنویسیم باید  $\bar{A}$  را فعال کنیم. در این صورت  $M_3, M_4$  روشن می شوند. به نظریه  
 صفر بیرون  $\bar{A}$  قرار می گیرد و یک بیرون  $A$  قرار می گیرد و بی  $\bar{A}$  یک ک حافظه  
 8 بیت  $\bar{A}$  و بی  $A$  1024 بیرون هم متصل شده اند. حال اگر هر کدام از  $D$  ک تراژیتور  $D$  یک




حافظه می شود. به همین دلیل هنگامی که

تراژیتور  $D$  روشن می شود و می خواهیم  $B.L, \bar{B.L}$  را تغییر دهیم، باعث تغییرات زیاد  
 بیرون  $B.L, \bar{B.L}$  نمی شود. یعنی  $V_{DD}$  و صفر بیرون آنها قرار نمی گیرد. حال اگر  $\bar{B.L}$   
 و  $B.L$  را قبل از فعال کردن  $Read$ ، بی  $\bar{A}$  را  $V_{DD}$  یا  $V_{SS}$  بیاوریم، صفر شدن آن  
 باعث  $\bar{A}$  را آن نمی شود (به علت ظرفیت بزرگ خازن) پس اختلاف و کشش  
 $B.L$  و  $\bar{B.L}$  خطی زیاد نخواهد بود بنابراین در آنها  $\bar{A}$   $B.L$  ک  $\bar{B.L}$  را به یک  
 Sense Amp وصل می کنیم تا اختلاف آنها را حس کرده و مشخص دهیم **Sunwood**



همانکه خواندن  $WL=1$



که گویا یک صفیست  
 گویا یک ستیست  
 زیرا در یک نقطه فقط یک  
 است یا صفر

برای روشن شدن

اگر  $B.L$ ,  $B.L$  سبک شارژ شده باشد و برابر خواندن  $M_3$ ,  $M_4$  روشن شوند. در این صورت به محض روشن شدن  $M_3$  به طرفیت خارجی کوچک ترانزیستور  $M_1$  نسبت به  $B.L$  این خازن ملغی است شارژ شده و اگر ابعاد ترانزیستور در سمت انتخاب شده باشد  $V_t$  به ولتاژ  $V_{th}$  ترانزیستور  $M_2$  می رسد و باعث روشن شدن آن می شود که ولتاژ خروجی این صفیست شود. اطلاعات از این صفیست به این مایه ولتاژ که در ترانزیستور ترانزیستور  $M_2$  یا  $M_1$  می افتد از  $V_t$  کوچک تر باشد تا باعث روشن شدن آن نشود که به ابعاد ترانزیستور در سمتی دارد  $(\frac{W}{L})_3$  اگر زیاد باشد این مشکل بوجود می آید

نیابراین باید حواس ما این باشد که  $V_1$  حداً از  $V_{Tn}$  کوچکتر باشد  
تا باعث تغییر ولتاژ  $Q$  نشود بنابراین باید داشته باشیم:

$$V_1 < V_{Tn}$$

از طرفی  $M_1$  به دلیل اینکه  $Q = V_{DD}$  روشن است و چون  $M_3$  برار خواندن از حافظه توسط

WL روشن شده، یک جریان از  $M_1$ ،  $M_3$  میگذرد که از شمارش خازن  $B.L$  بر روی

تراز ترانزیستور  $M_1$  ناشی می شود.  $V_{DS3}$  بزرگ است و  $Q = 0$  و حتی اگر ولتاژ  $V_1$  بزرگ نسبت به  $V_{Tn}$  باشد،

$$I_{D3} = I_{D1} \rightarrow I_{D3}(\text{sat}) = I_{D1}(\text{Triode})$$

$$\Rightarrow \frac{\beta_3}{2} (V_{DD} - V_1 - V_{Tn})^2 = \frac{\beta_1}{2} [2(V_{DD} - V_{Tn})V_1 - V_1^2]$$

با شرط  $V_{1max} < V_{Tn}$  که نتیجه ذکر شده است. اگر  $V_1$  را با  $V_{Tn}$  جایگزین کنیم داریم:

$$\frac{\beta_3}{\beta_1} = \left(\frac{W}{L}\right)_3 < \frac{2(V_{DD} - 1.5V_{Tn})V_{Tn}}{(V_{DD} - 2V_{Tn})^2}$$

این رابطه برای تراز ترانزیستور در  $M_2$ ،  $M_4$  نیز برقرار است.

$$\frac{\beta_4}{\beta_2} < \frac{2(V_{DD} - 1.5V_{Tn})V_{Tn}}{(V_{DD} - 2V_{Tn})^2}$$

یعنی با انتخاب ابعاد تراز ترانزیستور با شروط بالا مطمئن خواهیم بود که در هنگام

Sunwood

خواندن تراز ترانزیستور در  $M_1$ ،  $M_2$  روشن نخواهند شد.

$Q = V_{DD}$  و  $Q = 0$

Write

در حلقه نوشتن فرض کنید  $Q = 0$  و  $Q = V_{DD}$  یعنی نخواهیم محتوای حافظه را تغییر دهیم. در این حالت  $B.L, \bar{B.L}$  را ورودی در نظر می گیریم (بنابراین دیگر فرض نیست) حالا data را بر روی  $B.L, \bar{B.L}$  قرار می دهیم. اکنون باید بتوانیم  $Q$  را بر روی  $M_3$  و  $M_4$  بر روی  $M_5$  و  $M_6$  قرار می دهیم. و باید یک منبع موجود باشد که باعث تغییر محتوای سلول حافظه خواهد شد. وقتی  $Q = 0$  باعث می شود  $M_5$  روشن شود و جریان از  $M_3$  و  $M_5$  می گذرد.  $V_{DS3}$  خیلی بزرگ نیست،  $V_{DS5}$  بزرگ است پس  $M_5$  در Sat،  $M_3$  در Triode قرار می گیرد.

قرار می گیرد  $I_{D3} = I_{D5} \rightarrow I_{D3}(\text{Triode}) = I_{D5}(\text{Sat})$

$$\rightarrow \frac{\beta_3}{2} \left[ 2(V_{DD} - V_{Tn}) \overbrace{V_{Tn}}^{V_{DS}} - \overbrace{V_{Tn}^2}^{V_{DS}^2} \right] = \frac{\beta_5}{2} (0 - V_{DD} - V_{Tp})^2$$


زیرا  $V_{Tn}$  مثبت است پس باید  $V_{DS} < V_{Tn}$  باشد تا  $M_3$  در Sat باشد یعنی  $V_{Tn} < V_{Tn}$  که این غیرممکن است پس  $V_{Tn}$  را  $V_{Tn, \max}$  می نامیم.

$$\rightarrow \frac{\beta_5}{\beta_3} < \frac{2(V_{DD} - 1.5V_{Tn})V_{Tn}}{(V_{DD} + V_{Tp})^2} \rightarrow \frac{(\frac{W}{L})_5}{(\frac{W}{L})_3} < \frac{\mu_n}{\mu_p} \frac{2(V_{DD} - 1.5V_{Tn})V_{Tn}}{(V_{DD} + V_{Tp})^2}$$

که این نسبت برابر با نسبت است یعنی برای  $\frac{W}{L}$  قرار می دهیم 6، 4، 2، 1

Sunwood  $\left| \frac{(\frac{W}{L})_6}{(\frac{W}{L})_4} < \frac{\mu_n}{\mu_p} \frac{2(V_{DD} - 1.5V_{Tn})V_{Tn}}{(V_{DD} + V_{Tp})^2} \right|$  1.4، 1.6 برابر نیست

برای Sense Amp مرتون از یک تقویت کننده حاشیه شکل زیر مرتون



استفاده کرد که بهره بالایی دارد و

مرتون با SE آنرا فعال نمود out

یا حتی مرتون  $V_{DD}$  را با یک ترانزیستور

فعال نمود و در هنگام خواندن آنرا استفاده نمود.

در اصل یک مقایسه گر است که جریان ساینر هم کشنده است و یا صفر است یا یک است

۶ ترانزیستور مرتون بدون حافظه استفاده می شود

حن.

تا زمانی که نخواهم و تمام خروجی تغییر نمی کند و با ورودی تغییر می کند


عیب د

هم زیاد اشغال می کند

برای کاهش فضای اشغال شده مرتون به سراغ حافظه دریا میگی رفت

## حافظه در سیانگی ۱

متنوع از حافظه در سیانگی یعنی اینکه اطلاعات را بر روی خازن نگه داریم، بنابراین اثر  $W.L$ ،  $B.L$  بصورت زیر در نظر گرفته شود. باید تراشه  $1T1R$  دسترس و خازن



می توان یک سلول حافظه درست نمود.

فرض می کنیم قبلاً اطلاعات در خازن ذخیره شده

باشد. در این حالت تیر  $B.L$  توسط  $B.L$  خواهد

بود. مقدار از ولتاژ خازن در  $B.L$  دسترس می شود که مطلوب نیست

در هنگام خواندن،  $W.L=1$  می شود و تراشه  $1T1R$  می شود و خازن  $B.L$

متصل می شود و در هنگام نوشتن  $W.L=1$  و اطلاعات در  $B.L$  نگه داشته می شود و

باید اینگونه مجراهم یک یا صفر را بنویسیم، اگر ما شمار را با  $M$  بنویسیم (از  $M$ )

در زمانی که  $W.L=0$  است تراشه  $1T1R$  کامل خاموش نیست و اگر جریان زیر


آستانه باعث خواهد شد که خازن دسترس شود.

بنابراین در این حافظه که Refreshing را خواهیم داشت.

حی در زمان خواندن تیر بایستی عمل Refreshing را انجام دهیم. زیرا مقدار

از بار ملول حافظه از دست می رود. (صفحه قبل)

فرض کنیم یک حافظه 2x2 داشته باشیم:



گفتیم B.L ظرفیت خازن بزرگ دارند (من خواهم اصطلاح و تناظر را بنویسم)

فرض می‌کنیم مقادیر زیر را داشته باشیم.

$$C_{bit} = 1 \text{ PF} \quad \text{خازن } C_{bit} = 5 \text{ V} \rightarrow \text{و تناظر سیگنال B.L}$$

$$C_s = 0.1 \text{ PF} \quad \text{خازن } C_s = 10 \text{ V} \rightarrow \text{و تناظر خازن برای نویس اطلاعات}$$

Read 1

در هنگام خواندن باید بار  $C_s$  بر روی B.L داشته باشیم و در هنگام نوشتن باید بار  $C_{bit}$  داشته باشیم

$$(C_{bit} + C_s) V_B = C_s V_s + C_{bit} V_{bit}$$

$$\rightarrow V_B = \frac{C_s V_s + C_{bit} V_{bit}}{(C_{bit} + C_s)}$$

اگر در سلول حافظه یک نویس داریم (در حالت بار خازن  $C_s$ )

$$\rightarrow V_B = \frac{0.1 \times 10 + 1 \times 5}{1.1} \approx 5.5 \text{ V}$$

در حالت بار خازن  $C_s$  ( $V_s = \phi$ )

$$\rightarrow V_B = \frac{1 \times 5}{1.1} \approx 4.5 \text{ V}$$

خازن نویس که در سیستم تفاوت و تناظر در B.L حتی با بار خازن  $C_s$  با ولتاژ 10V


Sunwood (تازه در اینجا  $V_{bit}$  با  $V_s$  بسیار نیست)

نیاز برای لازم است تا یک  $ref$  مقایسه گردد و مقدار صرفاً یک  
 مشخص داده شود. در این مثال می توان وندار مرجع را 5 در نظر گرفت که  
 اگر از 5 بیشتر شد "یک" در صورت کمتر بودن "صفر" در نظر گیرد.

حاصل گرفته که در این مثال دیده می شود در هنگام خواندن از  $ref$  وندار آن که قبلاً  
 10 بیت بود اکنون به 5.5 رسیده است. بنابراین باید در هنگام خواندن نیز  
 عمل Refreshing انجام پذیرد تا دوباره به مقدار 10.7 برسد. بنابراین مدار  $ref$   
 بر این منظور قرارداد شده است.

حافظه که رتبه تر است بی تردید بخاطر فضای اشغال شده، اینکه کمتر از زمانهای ندارد.  
 اگر بخواهیم کمترین زمانها را به آن اضافه کنیم از سلولهای حافظه  $ref$  تر است بی تردید استفاده  
 می کنیم.





حافظه ۳ ترانزیستوری

ترانزیستورهای M2, M3

ترانزیستورهای دسترسی هستند

برای خواندن و نوشتن استفاده

در سئو

در این مدار دیگر نیازی به ساختن جریان عبور از M1 نیست و از ترانزیستور M1 به عنوان جریان استفاده می‌شود و از جریان  $q_0$  ترانزیستور M1 استفاده می‌کند.

Write1 هر دو زمان فعال نمی‌شوند

write = 1, Read = 0 → M2: off, M3: on

Data در لحظه ورود M1 (خازن) قرار می‌گیرد یا صفر (دشارژ خازن) یا یک (شارژ خازن)

(حال از تکنیک رقیب برای الیوم و سایر درک تا سطح ۵۵٪ یا ... می‌توان استفاده کرد)

Read

write, and other things

قبل از اینکه کنترل Read را فعال کنیم باید خط را تا سطح  $V_{DD}$  میسازیم  
قرار دهیم (قاعدگی سلول حافظه)

Read = 1, write = 0  $\rightarrow$  M2 on, M3 off

حال اگر محتویات سلول حافظه (خازن که تراشیده  $M_1$ ) قبلاً یک نوشته شده

باشد، خط Data هم که تا  $V_{DD}$  میسازیم مشکلی نیست.  $M_2$  که در این مورد محتویات

خط Data از طریق  $M_1, M_2$  بر سلول زمین نشانی می شود. هر یک برای  $not$  داده

در خروجی باید خوانده شود که از  $not$  (اینتر) استفاده شده است. اگر قبلاً

بودی خازن صفر نوشته شده باشد، باعث خاموش ماندن  $M_1$  می شود و ولتاژ خط

تغییری کند که برابر  $not$  شدن دیگر هیچ تغییری صورت نمی گیرد

\* Single-ended است. فقط یک خروجی دارد (برخلاف SRAM که هم  $\bar{Q}$  دارد)

- در تک تراشه بیشتر یک خازن لازم است جهت جداگانه


- در تک تراشه بیشتر خواندن مخرب است، Refreshing لازم است

نکته دیگر عبور نداشتن nMOS در حالت یک بودن است

Sunwood

برای حافظه کم رباتیک نسبت به استاتیک

فضای اشغال شده کمتر نسبت به SRAM دارد



جریان زیر استاتیک را شایع معکوس حتی در صورت صرف

نظر کردن جریان نویز باعث دستکاری حافظه می شود

بنابراین مجبور هستیم مدار را به طوری Refreshing حافظه در نظر بگیریم

که برای این منظور روشهای مختلفی وجود دارد

مشکلاتی تیر و Refreshing وجود دارد :

در زمان Refreshing دسترسی به حافظه توسط CPU امکان پذیر نیست و

باعث کند شدن سیستم می شود.

در نظر حافظه را به یکباره Refresh کنیم به این روش Burst Mode گویند

Sunwood



2msse -> Ref = 32 μsec

اولی (1) در حافظه (2) در حافظه (3) در حافظه

وہی اگر حافظہ را بہ بخشیہاں کہ حلیہ تعمیر کنیم و ہر قطعہ را طباقتہ refresh کنیم



$$\frac{2msec}{64} \approx 31 \mu sec$$

یہ نام Cycle Stealing

$$ref \text{ زمان} = \frac{32 \mu sec}{64} = 20.5 \mu sec$$

یعنی ہر 31  $\mu s$  بہ حافظہ مراجعہ و 20.5  $\mu s$  وقت گذارنے سے شروع و 1k قطعہ refresh میں شروع و انجام

رہے و اگر Midden Mode است کہ Refreshing در زمانہاں کہ CPU بنا ہے

بہ حافظہ ندارد اینکار را انجامی کہ ہر دفعہ بخشی از حافظہ را refresh فرم کند و در زمان


بنا سب بعضی بقیہ رہے

استطال حافظہ زیادہ کی نسبت بہ استاتیک

بروت حافظہ کم استاتیک نسبت بہ زیادہ کی نسبت است

cache

یک ظرفیت کم ہر بار cache در نظر میں لیریم کہ حافظہ مکان است کہ چون RAM




کمزور است و برابہ کہ در RAM قرار

فرم کرد و ہم ترتیب اجرا فرم شود بنا بر این

یک بلوک محدود از حافظہ را در cache کی فرم کند و بجا بر دلسن رہا **Sunwood**

از حافظه RAM از Cache برداشته می شود و تا زمانی که ما با حافظه cache مشاهده می شود که در Cache نیست یعنی cache miss اتفاق می افتد. بنابراین دوباره برای RAM رفته و یک پد دیگر را در cache می کشیم (ما جدول جدید) و چون می خواهیم سرعت بالاتر داشته باشیم از حافظه دسترسی استفاده می کنیم و برای RAM چون فضای بیشتر می خواهیم از دسترسی به جدول



مدارهای I/O

ارتباط CPU همیشه با حافظه نیست و برای ورود و خروج هم ارتباط لازم است. بر پایه مدارهایی برای آنها در نظر می گیریم.

برای ارتباط با pin از یک سر pad استفاده می شود که با سیم (wire) به آنها متصل می شود. که این pad دارای ظرفیت خازنی می باشد که زیاد هستند و pin ظرفیت خازنی اش از pad بهتر بزرگتر است. یعنی خروجی مدار به یک خازن بزرگ متصل می شود. تا زمانی که در داخل تراشه مدار هستیم، مطمئن هستیم

که ولتاژ مدار از ولتاژ تغذیه بیشتر نخواهد شد. ول و سی از مدار بیرون می آید در  
 pin که pad این تعیین وجود ندارد و گاهی است و ولتاژ کمی بیشتر هم وجود داشته باشد  
 بنابراین باید بتوانیم فرسایشات ایجاد شده بر روی pin و pad را کمتر کنیم تا باعث  
 صدمه زدن به مدار داخل تراشه نشود. pad که ورودی معمولاً به نسبت بزرگتر است متصل است

ولتاژ که باعث شکست عایق می شود  
 ESD : Electro Static Discharge


فرض کنید برای SiO2 ولتاژ شکست برابر مقدار زیر باشد:

$ESD = 5-10 \text{ MV/cm}$  →

$E_{ox} = \frac{V_{ox}}{t_{ox}}$  } →  $V_{Gmax} = \begin{cases} 17.5 \text{ V} \\ 35 \text{ V} \end{cases}$   
 میزان ولتاژ  
 $t_{ox} = 350 \text{ \AA}$  } ولتاژ نسبت مانعیم

بنابراین ولتاژ در در این حدود که خیلی زیاد نیست باعث می شود که اثر  
 یکنواختی  $I_{le}$  را با دست کمیم باعث بویختن آن می شود.



همچنین دلیل حفاظت را انجام می دهند: (با یک سر مقاومت دیدار)



Sunwood

که وکتور و سولر باعث شکست دیود می شود و دارو مدار گیت تراژر سولر  
 نخواهد بود.

برای ساختن این مدار بیرون تراژر یک n دارو p می کشند و باید که پوسایدنیه من سولر




برای pad خروجی تر سولر وجود خازن تراژر می باشد که برای اینکه خازن  
 تراژر را راه انداز کنیم، قبلاً دیدیم که مدار مورد استفاده می تواند Super  
 باشد که در بافر کلمه سولر هم با ابعاد  $ax$ ،  $ax^2$  تا تاخیر را کم کنیم و سولر



گاهی اوقات هم از بافر Tri State برای مدار خروجی استفاده می‌شود.

به عنوان نمونه مدار زیر:



مدی می‌کنند En برای فعال نمودن

بافر استفاده می‌شود.

راه دیگر استفاده از فرار BICMOS، استفاده از ترانزیستور Bipolar

می‌باشد. که سرعت بالا می‌دهد.

اغلب pad که فقط ورودی و خروجی نیستند و با کنترل می‌توانند در یک زمان

ورودی و در زمان دیگر خروجی باشد. یعنی باید هم مدار محافظت و هم بافر در آن

وجود داشته باشد.




### مدار گری با مصرف توان کم

چون وسایل قابل حمل که با باتری کار می کنند در حال افزایش است، مدار گری با مصرف توان کم هم اهمیت دارد نیاز می باشد. زیرا هم می خواهیم وسایل سبک باشد و هم کوچک (قیمت و عظم وزن و فضای اشغال شده مربوط به باتری است) در سیستم گری با طراحی بالا هزینه کم تر بیند و خنک کاری با مصرف توان بالا افزایش پیدا می کند. اگر بخواهیم توان مصرفی را بایستی بداریم باید در IC اضافه کنیم. در هنگام عبور جریانها از زیاد از pin که گنجانده است به مشکل برخورد می کنیم. با افزایش هر چه تعداد خطا در هنگام اتصال افزایش پیدا می کند بنابراین نیاز است که توان مصرفی در مدار را تا حد ممکن کاهش دهیم

توان گری مصرف در مدار را با در نظر گرفتن مدار امپدانس CMOS به عنوان

مثبت بصورت زیر در نظر می گیریم.

کل توان مصرفی از بخشها را زیر تست می کنیم است.



تلفات در سراسر سیگنال در هنگام شارژ و دشارژ باران

نانه از نانه

$$P_{dis} = P_{Dynamic} + P_{shortcircuit} + P_{leakage}$$

$$P_{dyn} = \alpha \cdot f \cdot C \cdot V_{DD} \cdot V_{swing}$$

ضرب فعالیت

همه مدار که امپدانس نسبت به تغییر ورودی

خروج تغییر نمی کند بنابراین  $\alpha$  تعریف نمودیم به ناک ضرب فعالیت

activity factor

$\alpha$  یا تاثیر این است که در هر سیکل دیتا تغییر نمی کند.

همه گره که خروجی نمی شوند

$$\alpha = \lim_{N \rightarrow \infty} \frac{n(N)}{N}$$

تعداد گذر که از 0 به 1

سیکل ساعت

به شکل دیتا، pattern  
 یعنی دیتا

باجب آمار هر ترمین  $\alpha$  را تعریف کرد

A	B	NOR	XOR
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	0

احتمال  $P_{A=1} = \frac{1}{2}$

سند برابر XOR و NOR

$P_{B=1} = \frac{1}{2}$

احتمال اینکه خروجی یک باشد

Sunwood

احتمال اینکه A=1  
 احتمال اینکه B=1  
 $NOR \text{ (output)} = \frac{1}{4}$

بر  $\alpha$  را می توان بصورت زیر تعریف کرد ۱

$$\alpha = P(\alpha \rightarrow 1) = P(\text{out}=0) \cdot P(\text{out}=1)$$

$$\alpha_{\text{NOR}} = \frac{P(\text{out}=0)}{4} \cdot \frac{P(\text{out}=1)}{4} = \frac{3}{16}$$

برای NOR

$$\alpha_{\text{XOR}} = P(\text{out}=0) \cdot P(\text{out}=1) = \frac{1}{2} \times \frac{1}{2} = \frac{1}{4}$$

برای XOR


ضریب فعالیت NOR کوچکتر از XOR است. هر چه نسبت که مدار به NOR باشد

میزان XOR کم تر است. هر یک از دروازه ها را با (به هر شکل صحیح مدار) توابع را

توان دیدیم یکی ۹۰ درصد توان مصرفی را شامل می شود. بنابراین کاهش

باعث کاهش توان کل می شود.

مسئله ۱ مدار زیر را در نظر بگیرید:



		OR	
A	B	X	Y
0	0	0	0
0	1	1	1
1	0	1	1
1	1	1	1

احتمال اینکه X یا Y برابر یک باشند  $P(X=1) = P(Y=1) = \frac{3}{4}$

$P_{X \rightarrow 1} = P_{Y \rightarrow 1} = P(\text{out}=0) \times P(\text{out}=1) = \frac{1}{4} \times \frac{3}{4} = \frac{3}{16}$

Sunwood

احتمال اینکه خروجی X یا Y از صفر برابر یک باشد

احتمال اینکه  $Z=1$  باشد هم باید  $X=1$  هم  $Y=1$  یعنی:

$$P(Z=1) = P(X=1) \cdot P(Y=1) = \frac{3}{4} \times \frac{3}{4} = \frac{9}{16}$$

$$\alpha_2 = \alpha_{2 \rightarrow 1} = P(Z=0) \cdot P(Z=1) = (1 - \frac{9}{16}) (\frac{9}{16}) = \frac{42}{256}$$

$\approx 0.16$

بنابراین وقتی کمتر از زمان ورودی به خروجی حرکت کنیم، در حساب کنیم برابر مدار دیگر دنیا می‌کند چون در فاز بی‌ساز همیشه مدار را سیگنال تازه داریم بنابراین احتمال اینکه خروجی در این مدار یک باشد برابر با 1 خواهد بود بنابراین ضریب فعالیت در این کمتر افزایش پیدا می‌کند مثلاً برای NOR دنیا می‌کند خواهد بود (است).

$$\alpha = P(out=0) \cdot P(out=1) = \frac{3}{4} \times 1 = \frac{3}{4}$$

بقیه توانها بصورتی

توان short circuit

این توان مربوط به این است که ورودی مدار کمی ما همیشه از منبع گرفته نمی‌شود

و از یک مدار سست به خودشان معمولاً گرفته می‌شود

یعنی مدار باید تاخیر یک و نصف شود. وقتی ورودی (خروجی مدار قبلی) افزایش

می یابد، باید سطح  $V_{DD}$  تراکنش  $NMOS$  در این تراکنش  $NMOS$  در ورودی تراکنش

$PMOS$  به سرعت خادیش نمی شود. باید به نقطه ای رسید تا خادیش شود. بنابراین

در یک بازه زمانی کوتاه  $V_{DD}$  به زمین متصل شده و یک جریان می گذرد (هر تراکنش

روشن هستند). این توان اتصال کوتاه بصورت دوربراست  $P_{sc} = V_{DD} \cdot I_{sc}$

توان اتصال کوتاه حدود 8٪ صرف توان را شامل می شود.

برای کاهش این توان باید در تاخیر در ولتاژ ورودی کاربرد  $t_{rise}$ ،  $t_{fall}$  را کم کنیم

چرا کم کردن توان می توان ضرب فعالیت را کم نمود، فرکانس را پایین بیاوریم. خازن

بزرگتر کنیم، سوئیچ را کوچک کنیم، ولتاژ تغذیه را کم کنیم

که با کم کردن موارد بالا یک سری مشکل بوجود می آید.

مثلاً برای کاهش تغذیه باید ولتاژ را آستانه  $V_{DD}$  را در نظر بگیریم زیرا جوار ولتاژ  $V_{DD}$  کمتر

از  $V_{DD}$  است، ولتاژ آستانه باید کمتر از  $V_{DD}$  باشد که اینکار با تغییر تکنولوژی نیست می آید

با کم کردن ولتاژ، خازن با سرعت کمتر شارژ می شود و تاخیر زیاد می شود. پس باید خازن

Subject: VLSI

Year. ۹۲ Month. ۹ Date. ۲۱ ۲۲۹

توان leakage نسی

مگر این توان حدود 2۷ توان را تشکیل میدهد

$$P_{leak} = I_{leak} \times V_{DD}$$

این توان در هنگامی که ابعاد تراشه بزرگ، نانو سترک، اهمیت پیدا می کند -

این توان ناشی از جریان نسی تراشه در هنگام خاموش بودن تراشه می باشد

برای امتحان یک برگه A4 همراه آورده شود -

Sunwood